第1章

Cadence Allegro SPB 16.5简介

1.1 概述

Cadence新一代的Allegro SPB 16.5系统互连设计平台优化并加速了高性能、高密度的互连设计，建立了从IC制造、封装和PCB的一整套完整的设计流程。Cadence Allegro可提供新一代的协同设计方法，以便建立跨越整个设计链，包括I/O缓冲区、IC、封装及PCB设计人员的合作关系。Cadence公司著名的软件有Cadence Allegro，Cadence LDV，Cadence IC 5.0，Cadence OrCAD等。

功能强大的布局、布线设计工具Allegro PCB是业界领先的PCB设计系统。Allegro PCB是一个交互的环境，用于建立和编辑复杂的多层PCB。Allegro PCB丰富的功能可以满足当今世界设计和制造的需求。针对目标按时完成系统协同设计，使Cadence Allegro平台能协同设计高性能的集成电路、封装和PCB的互连，降低成本并加快产品上市时间。

Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用Cadence Allegro平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间，或者跨集成电路、封装和PCB的系统互连，从而避免硬件设计返工，并降低硬件成本和缩短设计周期。约束驱动的Allegro流程可用于设计捕捉、信号完整性和物理实现。由于它还得到Cadence Encounter与Virtuoso平台的支持，Allegro协同设计方法使得高效的设计链协同成为现实。

系统互连是一个信号的逻辑、物理和电气连接，也包括相应的回路和功率配送系统。目前，集成电路与系统设计团队在设计高速系统互连时正面临前所未有的挑战。由于集成电路的集成度不断增长，芯片的I/O和封装引脚数量也在迅速增加。GHz级的数据传输速率同样导致极高速的PCB与系统需求增加。同时，平均的PCB大小不断缩小，功率配送要求也随着芯片晶体管数目的蹿升不断提高。

解决这些复杂的问题和应对不断增长的上市时间压力的需要，使得传统的系统组件设计方法变得过时和不合时宜。在高速系统中完成工作系统互连需要新一代的设计方法，它应该让设计团队把注意力集中在提高跨3个系统领域的系统互连的效率上。

1.2 功能特点

Cadence公司的Allegro SPB 16.5软件针对PCB板级的电路系统设计流程包括原理图输入，数字、模拟及混合电路仿真，FPGA可编程逻辑器件设计，自动布局、布线，PCB版图及生产制造数据输出，以及针对高速PCB的信号完整性分析与电源完整性分析等，从前到后提供了完整的输入、分析、版图编辑和制造的全线EDA辅助设计工具。

Cadence Allegro SPB 16.5软件系统主要包括以下18个功能模块。

（1）Design Entry HDL：Design Entry HDL提供了一个原理图输入和分析环境。它的功能与扩展模拟（数字电路和模拟电路），以及PCB版图设计解决方案集成在一起，是作为所有与系统和高速设计流程相关的CAE要求的任务中心。原理图设计方法已经通过若干提高生产效率的措施得以简化，Design Entry HDL使得设计的每一个阶段流水线化。

（2）Design Entry CIS：Design Entry CIS是世界上领先的在Windows操作系统上实现的原理图输入解决方案，直观、简单、易用且具有先进的部件搜索机制，是迅速完成设计捕捉工具的选择。Design Entry CIS对应于以前版本的Capture和Capture CIS，是Cadence公司收购原OrCAD公司的产品，是国际上通用的标准的原理图输入工具，设计快捷方便，图形美观，与Allegro实现了无缝链接。

（3）Design Entry HDL Rules Checker：Design Entry HDL的规则检查工具。

（4）Layout Plus：原OrCAD公司的PCB设计工具。

（5）Layout Plus Smart Route Calibrate：Layout Plus的布线工具（Smart Route）。

（6）Library Explorer：进行数字设计库管理的软件，可以调用Design Entry HDL、PCB Librarian、PCB Designer、Allegro System Architect等工具建立的元器件符号和模型。

（7）Online Documentation：在线帮助文档。

（8）Model Integrity：模型编辑与验证工具。

（9）Package Designer：芯片和封装的设计分析软件，它把芯片级的I/O可行性和规划功能与业界领先的集成电路封装设计工具组合到一起，形成一种强大的协同设计方法。该产品家族包括一个嵌入式、经过验证的3D场计算器，允许工程师在电气与物理设计要求之间做出折中选择，以满足成本和性能目标。

（10）PCB Editor：一个完整的高性能PCB设计软件。通过顶尖的技术，为创建和编辑复杂、多层、高速、高密度的PCB设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号，并能抓住最关键的设计问题。

（11）PCB Librairan：Allegro库开发，包括焊盘、自定义焊盘形状、封装符号、机械符号、Format符号和Flash符号的开发。

（12）PCB Router：CCT布线器。

（13）PCB SI：提供了一个集成的高速设计与分析环境。它能流水线化完成高速数字PCB系统和高级集成电路封装设计，方便电气工程师在设计周期的所有阶段探究、优化和解决与电气性能相关的问题。约束驱动的设计流程提高了首次成功的概率，并降低产品的整体成本。

（14）Allegro Physical Viewer：Allegro浏览器模块。

（15）Project Manager：Design Entry HDL的项目管理器。

（16）SigXplorer：网络拓扑的提取和仿真。

（17）AMS Simulator：工业标准的模拟、数字及模拟/数字混合信号仿真系统，具有仿真速度快，精度高，功能强大等特点。仿真库内所含元器件种类丰富，数量众多。

（18）PCB Editor Utilities：包含Pad Designer、DB Doctor和Batch DRC等工具。

1.3 设计流程

整个PCB的设计流程可分为以下3个主要部分。

1.前处理

此部分主要是开始PCB设计前的准备工作。

1）原理图的设计 设计者根据设计要求用Capture软件绘制电路原理图。

2）创建网络表 绘制好的原理图经检查无误后，可以生成送往Allegro的网络表。网络表文件包含3个部分，即pstxnet.dat、pstxprt.dat和pstchip.dat。

3）建立元器件封装库 在创建网络表前，每个元器件都必须有封装。由于实际元器件的封装是多种多样的，如果元器件的封装库中没有所需的封装，就必须自己动手创建元器件封装，并将其存放在指定目录下。

4）创建机械设计图 设置PCB外框及高度限制等相关信息，产生新的机械图文件（Mechanical Drawing），并存储到指定目录下。

2.中处理

此部分是整个PCB设计中最重要的部分。

1）读取原理图的网络表 将创建好的网络表导入Allegro软件，取得元器件的相关信息。

2）摆放机械图和元器件 首先摆放创建好的机械图，其次摆放比较重要的或较大的元器件（如I/O端口器件，集成电路），最后摆放小型的元器件（如电阻、电容等）。

3）设置PCB的层面 对于多层的PCB，需要添加PCB的层面，如添加VCC、GND层等。

4）进行布线（手工布线和自动布线） 手工布线可以考虑到整个PCB的布局，使布线最优化，但缺点是布线时间较长；自动布线可以使布线速度加快，但会使用较多的导通孔。有时自动布线的路径不一定是最佳的，故经常需要把这两种方法结合起来使用。

5）放置测试点 放置测试点的目的是检查该PCB能否正常工作。

3.后处理

此部分是输出PCB的最后工作。

1）文字面处理 为了使绘制的电路图清晰易懂，需要对整个电路图的元器件序号进行重新排列，并使用回注（Back Annotation）命令，使修改的元器件序号在原理图中也得到更新。

2）底片处理 设计者必须设定每一张底片是由哪些设计层面组合而成的，再将底片的内容输出至文件，然后再将这些文件送至PCB生产车间制作PCB。

3）报表处理 产生该PCB的相关报表，以便给后续的工厂工作人员提供必要的信息。常用的报表有元器件报表（Bill of Material Report）、元器件坐标报表（Component Location Report）、信号线接点报表（Net List Report）、测试点报表（Testpin Report）等。

1.4 Cadence Allegro SPB 16.5新功能介绍

1.器件嵌入式设计（Embedded Component Design）

Cadence Release 16.5提供了强大的器件内嵌解决方案，用户可以更方便地应用Allegro PCB Editor完成一些高端PCB的设计。

在PCB Editor和Package/SiP工具中都可以应用器件嵌入式设计，只要在16.5版本的license中选择“Miniaturization”即可。

可以在Allegro PCB Editor中为器件添加“EMBEDDED_PLACEMENT”属性，此属性有两个属性值，即“REQUIRED”（强制器件嵌入）和“OPITIONAL”（根据实际需要确定器件是否嵌入）。

在Allegro 16.5界面执行菜单命令“Setup”→“Embedded Layer Setup”，弹出“Embedded Layer Setup”对话框，如图1-4-1所示。在此可以设置嵌入式摆放的层（Layer）、器件的摆放方位（Body Up or Body Down）、连接方法和全局参数。

执行菜单命令“Setup”→“Constraints”，在弹出的窗口中选择“Modes”选项，在打开的DRC检查设置界面中选择“Design Modes（Package）”选项卡，如图1-4-2所示，可见Allegro 16.5版本新增了两个用于嵌入式器件设计的DRC检查限制，通过设置这两个检查项来进行DRC检查。

2.图形化用户界面（Graphical User Interface）

1）点画模式的高亮显示 Allegro 16.5新增点画模式（Stipple Patterns），在对对象进行颜色指定和高亮显示时，都可以设定点画模式，颜色设置界面如图1-4-3所示。

• Assign color（颜色指定）用于对对象分配颜色，同时可以搭配点画模式提供更多元的显示

• Highlight（高亮）指令允许对网络等增加点画模式信息

• 颜色设置窗口允许为层（Layers）增加点画模式信息

2）动态覆铜和静态覆铜的显示 Allegro 16.5在动态覆铜和静态覆铜的显示上提供了不同的显示效果。

3）状态栏功能更新 新版本中可以通过单击状态栏的某一区域实现某种功能。例如，在状态栏点选模式区域，即可切换到其他模式，如图1-4-4所示。

4）3D显示功能 “3-D Viewer”窗口中新增了动态层面的显示功能，即切换层面显示的同时，“3-D Viewer”窗口中也会自动切换层面。

3.增强的电气层编辑功能（Etch Edit Enhancement）

1）差分线相位调整功能（Differential Phase Tuning） 相位调整是另一种通过鼠标操作布线，使布线发生变化，从而控制线长的方法，类似于延迟调整。但是，相位调整仅适用于差分信号线。执行菜单命令“Route”→“Phase Tune”，命令激活后，可以在“Options”选项卡中设置参数，操作时只需用鼠标单击差分线的某段即可。参数设置及差分线相位调整后的结果如图1-4-5和图1-4-6所示。

2）群组布线导通孔模式（Group Route Via Patterns） 群组布线过程中，添加导通孔时可以选择导通孔的类型（via pattern）。16.5版本提供了6种导通孔类型，如图1-4-7所示。

3）渐进式布线功能（Trace Tapering） 该功能是指在PCB布线过程中线宽逐渐变化的一种布线方法，其目的是为了防止线宽的突变。在RF和软板电路设计中应用广泛。渐进式布线主要是为了减小线宽变化处所受到的机械应力，同时也能改善信号传输的质量。该功能是在泪滴的基础上添加的，在泪滴参数设置中也有渐进式布线的设置。其操作方法如下所述。

（1）执行菜单命令“Route”→“Gloss”→“Parameters”，在弹出的窗口中选择“Fillet and tapered trace”选项，弹出“Fillet and tapered trace”窗口，设置参数如图1-4-8所示。

（2）执行菜单命令“Route”→“Gloss”→“Add Tapered Trace”，单击布线宽度变化的位置，可以看到调整后的效果如图1-4-9所示，其中最上面和最下面的布线是调整后的效果，中间布线未进行调整。

4.智能PDF输出（Intelligent PDF Output）

16.5版本集成了PDF输出功能，将PCB的数据包括器件、网络、测试点等信息输出成PDF文件。

PDF输出文件在层面选择上是以光绘文件为依据的，所以进行PDF输出前必须先生成光绘文件。