3.2 理解Verilog的并行语句