5.4 常用的Verilog测试语句