【例1-25】 32W（峰值81W）输出电源电路

采用PKS606Y器件的30V/1.06A，峰值输出达2.7A的反激式低成本高效率输出电源电路如图1-28所示，此电源具有欠压锁定、快速复位的智能AC检测等特点。在故障情况下，过载锁定、开环重启动及迟滞热关断不仅可保护电源，而且可保护负载。同时具有高的效率(大于80%)及很低的空载功耗（在230V AC交流输入时小于200mW），满足带载及待机状态下的效率要求，使用一个简单的齐纳二极管参考及光电耦合器反馈可对输出电压进行调节。

在图1-28所示电路中，C1、C2、C3、C10、C17、C19、R15、L1和L2提供共模和差模EMI滤波，当交流输入断开时，电阻R1和R2将电容C3放电，防止接触交流输入线时可能发生的电击现象，热敏电阻RT1在首次交流上电时可以限制峰值浪涌电流。

经整流及滤波的直流电压被加到T1的初级绕组上，集成在U1中的MOSFET驱动变压器初级的另一侧，由二极管VD6、C5、R3、R4及VR1构成的钳位电路，将漏极电压钳位在安全范围以内。使用一个快速(500ns)而不是超快恢复的二极管VD6，可把部分被钳位的能量传到次级，从而提高了电源的效率。由于工作频率高，不能使用慢速的或标准恢复时间的二极管（慢速二极管由于恢复时间不够快，在开机及输出故障时会产生过多的功率消耗而造成损坏）。与常用的RCD钳位电路相比，齐纳二极管VR1与R3串联，不但优化了EMI，而且提高了效率。

U1利用VD5、C7和R5、R6实现AC电压检测和欠压检测，电容C7两端的电压来自于一个独立的整流电路，由于它不使用主输入滤波电容上的电压，因而它不受负载变化的影响，这使U1能够判断输出电压失调的原因。另外，当关掉AC输入并触发电源锁存关断后，此电路能快速复位。将电阻R5和R6连接到C4同样可以实现欠压保护，但是当故障出现时，必须等到C4放电后电源才会被重新复位。电阻R16给U1的EN/UV引脚提供少量的偏置电流，目的是在AC电压低于正常值时欠压保护功能仍能够工作。

在使用R5和R6电阻时，只有流入EN/UV引脚的电流超过25μA，开关才能工作，否则，开关将被禁止。这样可以在正常的输入电压范围内对电源的启动电压进行设定，从而可防止在输入电压过低及AC断电时在输出端出现电压跳动。在故障情况下，如输出短路或反馈开环，如果输入电压在正常范围内（流入EN/UV引脚的电流大于25μA），U1将会关断电源。这可以在持续故障情况下保护负载和电源,断开AC供电可以对此锁存关断进行复位。

输出电压由稳压管VR2电压、R12的压降、VD9的导通压降及光电耦合器U2内的LED导通压降来决定，电阻R13给VD9和VR2提供偏置电流，以确保VR2工作在接近其平缓稳压区域。R12调整整个反馈环路的增益，电容C15提高了高频环路增益，改善被控制的导通周期的分配，以减少不均匀脉冲群分布现象的发生。

当输出电压超过反馈阈值电压时，电流将流经光电耦合器内的LED，从而使光电耦合器晶体管中有电流流过，当此电流超出开关控制极引脚阈值电流时，下一个开关周期将被禁止。反之，当输出电压降低（低于反馈阈值）时，会开放一个开关周期。通过调节开放周期的数量，可实现对输出电压的调节。随负载的减轻，开放的周期也随之减少，从而降低了开关频率并根据负载的变化，相应地调节开关损耗。因此能够在负载极轻时提供恒定的效率，易于满足能效标准的要求。

变压器辅助绕组的电压经VD7和C6整流滤波后给U1供电，电阻R7给旁路引脚电容C8提供大约2mA的供电电流，在启动及故障情况下偏置电压很低，此时旁路引脚的供电由U1内部的高压电流源来提供，从而节省了专门用于启动的外围元件。

由VT1、VT2、R9～R11、R14、C13、C16和VR3构成过压及过流保护电路，任何输出过压或过流情况出现时都会触发晶闸管VT2，从而将输出电压钳位，并在30ms后将U1锁存关断。由R10和C13构成的低通滤波器为过流保护检测电路提供一个延时，电源关断保护后，可以简单地通过切断交流电源约3s（最长）来实现重新复位。使用U1的锁存保护功能大大降低了晶闸管VT2及输出二极管VD8的容量。因为在电源关断保护之前，只在50ms的时间内有短路电流流经以上两个元件。该设计在电源输出端接地的情况下也能满足EN55022B对EMI限制的要求，且有大于10dBμV的裕量。

采用PeakSwitch器件可构成对峰值与连续输出功率的比例有很高要求的电源电路，该器件在峰值功率负载情况下，工作在很高的开关频率上，并具有良好的负载瞬态响应特性、低的成本，同时减少了元件数目及尺寸。PeakSwitch器件在一个硅片上集成了一个700V的MOSFET及一个电源控制器。与通常的PWM（脉冲宽度调制器）控制器不同，它使用简单的开/关控制方式来调节输出电压。该控制器包括振荡器、开关控制电路（感测及逻辑）、限流状态调节器、5.85V稳压器、旁路引脚欠压电路、过热保护、限流电路及电流前沿消隐电路。PeakSwitch系列器件引脚功能如下：

（1）漏极(D)引脚。MOSFET的漏极连接点，在开启及稳态工作时提供内部工作电流。

（2）旁路(BP)引脚。一个0.33μF的外部旁路电容连接到此引脚，用于内部产生的5.8V电源去耦。在典型应用中，此引脚必须通过外部偏置绕组进行供电。

（3）开关控制/欠压(EN/UV)引脚。此引脚具备两项功能：

·开关控制信号输入和输入电压欠压检测，在正常工作时，通过此引脚可以控制MOSFET的开关。当从此引脚拉出的电流大于240μA时，MOSFET的开关将被禁止。

·利用一个外接电阻连接到DC总线或AC检测电路上，此引脚还可用来检测输入欠压。

（4）源极(S)引脚。此引脚是MOSFET的源极连接点，用于高压功率的返回节点及控制电路的参考点。

（5）接地(GND)引脚(只适用于Y或F封装)。此引脚为旁路电容及光电耦合器信号接地点。

PeakSwitch器件还集成了自适应的限流调整、输入电压检测、可编程的智能AC电压检测、自动重启动、自适应的导通时间延长及频率调制等功能。独特的设计减少了开/关控制方式中音频范围的频率分量，即使使用标准浸渍的变压器，也听不到音频噪声。

PeakSwitch器件采用丢导通周期模式工作，在变压器内会产生音频频率成分，为抑制噪声，应将变压器的峰值磁芯磁通密度设计在低于300mT以下，这样可以限制在开机和输出短路情况下的最大磁通密度。在开机及输出短路时输出电压很低，在MOSFET关断期间，变压器的磁通复位不足，使得变压器的磁通密度会累积到超过正常工作时的水平。相应于所选取器件的峰值限流点，磁通密度设置在3000Gs，连同PeakSwitch器件内置的保护特性，提供了足够的裕量保证在开机及输出短路情况下磁芯不会饱和。不要使用真空浸漆的变压器，因其会导致高的初级分布电容，从而增加损耗。在钳位电路中使用Z5U介质的陶瓷电容同样会产生噪声，可采用不同介质材料或结构的电容，如薄膜型电容。

在变压器设计时应确保高频变压器有合理的结构，同时应保证其具有较低的直流损耗和交流损耗且漏感小，线圈本身的分布电容及各线圈之间的耦合电容也要足够小。为达到上述目标，最主要的是要正确确定磁芯的形状、尺寸、磁芯材料以及线圈的绕制方法等。

交流损耗是由高频电流的趋肤效应以及磁芯损耗引起的，趋肤效应会使导线的有效流通面积减小，并使导线的交流等效阻抗远高于铜电阻。由于高频电流对导线的穿透能力与开关频率的平方根成反比，为了减小交流铜损耗，其导线半径不得超过高频电流可达深度的两倍。事实上，在根据开关频率确定导线直径φ后，实际制作时应用比φ更细的导线多股并绕而不是用一根粗导线绕制。

因为漏感越大，产生的尖峰电压幅度越高，而初级尖峰电压幅度越高，初级钳位电路的损耗就越大，从而将导致电源效率降低。所以，在设计高频变压器时，必须把漏感降至最小。对于低损耗的高频变压器，其漏感量应是开路时初级电感量。减小漏感的措施有减小初级线圈的匝数，增大线圈的宽度，增加线圈的高度与宽度之比，减小线圈之间的绝缘层以及增加线圈之间的耦合程度等。

在开关电源的每个通、断转换期间，线圈分布电容将反复充、放电，这样，其上的能量被吸收将使电源效率降低。此外，分布电容与线圈的分布电感也会构成LC振荡回路，并产生振荡噪声。对于初级线圈的分布影响，可以采取如下措施来减小线圈的分布电容：

（1）尽量减小每匝导线的长度。

（2）将变压器初级线圈的始端接漏极。

（3）在变压器初级线圈之间加绝缘层。

为了降低由于光电耦合器引起的时间延迟，在设计中应采用具有较高CTR(300%～600%)的光电耦合器。在所有的PeakSwitch器件的应用设计中，一旦电源进入正常工作，必须使用偏置绕组给旁路引脚提供工作电流。应选择合适的电阻连接在旁路引脚和偏置绕组之间，其提供的电流要等同于数据手册中相应器件的最大漏极供电电流(IS2)。采用PeakSwitch器件设计的电路，在PCB布局布线设计时应注意以下事项：

（1）对于Y和F封装的器件，MOSFET源极和控制器的信号地(GND)具有独立的引脚。尽管在器件内部它们也是相连的，在PCB布线时不要将它们连接在一起。调节器依靠控制器IC内部的基准电压和两个反馈电阻产生特定的输出电压。为了获得正确的反馈从而得到正确的输出电压，电压基准、电阻分压器以及输出电容必须处于同一电位。确切地说，控制器的模拟地引脚(电压基准的地)和电阻分压器的地电位必须与输出电容的地电位相等。输出电容接地端的电压至关重要，因为要求稳压器提供精确电压的负载通常紧靠着输出电容安装，这部分地是反馈电压的参考端。

最好的方法是创建两个单独的地层，一个用于功率电路，另一个用于调节器的低噪声模拟电路。功率地包括输入和输出电容的地端以及MOSFET的源极，这些连线必须采用短而宽的引线，确保功率电路的地线最宽、最短，可以降低感抗、提高效率。模拟地部分为控制器的模拟地引脚、电阻分压器的地端和控制器任何特定引脚的旁路电容(输入旁路电容CIN除外)的地端。该模拟地不必是一个平面，可以使用较宽的长引线，因为其电流非常小并且相对稳定，引线电阻和电感不再是重要因素。

（2）对于P封装的器件，MOSFET源极和控制器的信号地没有单独的引脚。小电流的反馈信号地线、IC去耦的地线、有高电流流经MOSFET的源极引线及偏置绕组的地线在布局时都要经过单独走线，最后利用单点接地的方法连接在一起。调节器的功率电路，包括两条电流路径：当MOSFET导通时，电流流过输入回路；当MOSFET断开时，电流流过输出回路。将这两个环路的元件相互靠近布局，可以把大电流限制在调节器的功率电路部分(远离低噪声元件的地回路)。

P封装源极的4个引脚都从内部连接到IC的基板，是器件散热的主要途径。因此所有的源极引脚都应连接到PeakSwitch器件下的敷铜区域，不但作为单点接地，而且还可作为散热片使用。因它连接到源极节点，可以将这个区域扩大以使PeakSwitch器件实现良好的散热。对于输出二极管也如此，应加大连接到阴极的PCB区域。

（3）偏置绕组的地线要单独处理，即使其流过的电流很低，但当电源进行雷击脉冲测试时，有高电流流经的走线要远离PeakSwitch器件。另外，偏置绕组的地线要直接连接到输入滤波电容的负端。由输入滤波电容、变压器初级及PeakSwitch器件构成的初级环路面积应尽可能小。

（4）除了接地方案外，合理的元器件布局也很重要。例如，控制器内部的电压基准必须通过紧靠BP引脚安装旁路电容；基准电压的噪声会直接影响输出电压。同样，该旁路电容的地端必须连接到低噪声的参考地(与控制器的模拟地以及电阻分压器的地端相连)，远离功率地。这个低噪声参考地和功率地之间的隔离至关重要。旁路引脚电容应放置在距离BP引脚和源极引脚最近的地方。如果输出端的两个分压电阻布局不合理，噪声也会引发其他问题。将这两个电阻靠近控制器的FB引脚放置，可以保证得到一个对噪声相对不敏感的电压反馈控制环路。这种布局可以使电阻分压器中点至开关调节器的FB引脚的引线最短。这是非常必要的，因为电阻分压器中点和控制器FB引脚的内部比较器输入都为高阻抗，连接二者的引线易于耦合(主要通过容性耦合)开关调节器的噪声。设计中可以考虑延长电阻分压器与输出端相连的引线，以及电阻分压器与输出电容地端相连的引线，开关型调节器的低输出阻抗可抑制这些引线上的耦合噪声。

（5）钳位电路用来限制MOSFET在关断时漏极引脚出现的峰值电压，可通过在初级绕组两端使用一个RCD钳位电路或一个齐纳二极管(200V AC)及二极管钳位电路来实现。在任何情况下，为改善EMI，从钳位元件到变压器再到PeakSwitch器件的电路路径应保证最短。

（6）输出电容应具有较大容值，而且具有低的ESR，电容两端的电压保持相对稳定。这意味着流过负载的电流不会变化太大，因此其等效串联电感并不重要（除非负载本身动态变化）。

（7）实际的电路板布局需要一些折中考虑，特别是在为上述两个大电流环路布局时。需要决定将哪些需要就近安装的元件真正地实现就近安装，还需确定每个环路中的哪些元件有不连续的电流流过。就近安装元件可以最大限度地减少寄生电感，而这些具有不连续电流的元件位置对于减少寄生电感非常重要。

（8）不管采用电池还是电源为升压型开关调节器供电，电源阻抗都不为零。这意味着当调节器从电源汲取快速变化的电流时，电源的电压将发生变化。为了改善这种效应，在电路设计中应在靠近上述两个功率环路的位置安装输入旁路电容(有时使用两个电容：一个陶瓷电容与一个有极性电容并联)。即使电源电压发生变化，功率电路也能很好工作。然而，将旁路电容靠近功率电路安装可以限制大电流注入功率电路，避免对低噪电路的干扰。

（9）电路板的层数在PCB布局中也是一个关键因素，在多层板上，可以使用一个中间层作为屏蔽。屏蔽层允许在电路板的底层放置元件，将功率元件的地穿越屏蔽层时，应将它们连接在一个隔离的、受限制区域，可以清晰地分辨出这些电流的流向以及它们的影响。确保功率元件的地位于顶层，这种连接与电路板的层数无关；这样处理可以将功率回路电流限制在已知的路径内，不会干扰其他地回路。若无法实现这一点，可以通过使用其他电路板层的隔离敷铜区域和过孔进行连接。对于每个接地点，应使用多个过孔并联以降低电阻和电感。

（10）应将Y电容直接放置在初级输入滤波电容正极和变压器次级的共地、返回极接脚之间，如果在初、次级地之间需要第二个Y电容，可将Y电容直接连接到输入大电容的负极。这样放置会使高幅值的共模浪涌电流远离PeakSwitch器件。如果在输入端使用了π(C、L、C)型EMI滤波器，那么滤波器内的电感应放置在两输入滤波电容之间。

（11）将光电耦合器置于靠近PeakSwitch器件的地方，以缩短初级侧走线的长度，使具有高电流、高电压特点的漏极及钳位电路的走线远离光电耦合器以避免噪声信号的干扰。

（12）连接次级绕组、输出二极管及输出滤波电容的环路区域面积应最小，此外，与二极管的阴极和阳极连接的铜箔区域面积应足够大，以便用来散热。最好在阴极留有更大的铜箔区域，而阳极敷设铜箔区域过大会增加高频辐射EMI。