1.1.6 主板上的信号解释

1.有关信号的重要概念

（1）时钟和复位

计算机主板上，除了供电部分，其他部分基本都是使用数字电路进行工作的，那么必须要了解数字电路中的几个重要的概念，就是时钟和复位。

时钟信号，就是为数字电路工作提供一个基准，使各个设备统一步调工作。时钟频率越高，设备的工作速度就越快。例如，CPU的工作频率，也就是它的时钟，这个频率越快，CPU的处理速度就越快。但是在主板上，所有设备的工作速度并不会是一致的，这个时候就需要时钟来协调，给速度快的设备一个快速的时钟，给速度慢的设备一个低速的时钟，这样，各设备就可以协调工作。时钟的基本单位是Hz（赫兹）。在主板上都有一个主时钟产生电路，这个电路的作用就是给主板上的所有设备提供时钟。对于不同的设备，时钟电路会送出不同的时钟频率，如送到CPU的频率是100MHz，送到PCI设备的频率是33MHz，送到AGP的频率是66MHz。对于主板上的标准设备，像AGP、PCI、PCI-E等，它们所需的时钟频率在任何主板上都是按照标准设定的。从维修的角度去考虑，就只要知道它们被设计为使用多少频率的时钟，然后去测量对应的时钟信号是否正常即可。

接下来，说一下复位信号。首先必须了解，复位信号是一个过程，而不是持续保持的状态。什么叫状态呢？像供电，就是一个持续的状态，必须要持续给某个设备保持一个供电，它才可以正常工作；而复位，是一个过程。除了早期的ISA设备，现在的主板上的设备，它们的复位过程都是从高电平向低电平跳变的。例如，PCI的复位是从3.3V向0V跳变；CPU的复位从一点几伏向0V跳变，理论上说是0V，在实际上测量的时候，一般都是0V多一点，如0.1V、0.2V，这样也是一个正常的复位跳变。

给了某个设备的复位引脚一个从高到低的电平跳变的过程，也就是给了这个设备一个复位信号，然后设备就会被初始化，重新开始工作。主板上的设备在主板第一次上电的时候，都需要得到一个复位信号，像北桥、南桥、I/O、CPU等。一般情况下认为，在主板上，CPU是最后一个被复位的，也是第一个开始工作的。

（2）PG信号

再说一个比较重要的信号，PG信号。PG是“POWERGOOD”的缩写，意思即为“电源好”信号，是用来描述供电正常的信号，为高电平有效，即给某个设备的PG引脚一个高电平，那么就是给这个设备发出了PG信号，通知此设备需要的供电已经就绪。不同的设备需要不同的供电，有的设备需要多组供电。主板上，一般比较重要的供电都会设计有一个PG信号。当设备没有收到PG信号之前，此设备就不会工作。所以，可以简单地把PG信号理解为设备的通电开关。也就是说，设备没有得到PG信号的时候，虽然供电已经送到了它的供电引脚上，但是它内部是没有电流的。为了说明此点，可以做一个实验。在早期的370 主板上，我们向CPU送出它的核心供电，然后切断它的PG信号引脚的走线，使它的PG信号为低电平，也就是说这个CPU没有收到PG信号，接着在通电后去感受CPU的温度，会发现这个CPU的温度几乎没有任何上升，仍然是冰凉的。这里用370的CPU来举例，是因为这种早期的CPU供电简单，更能说明这个信号的作用。

AT X电源使用灰色线作为PG信号，灰色线被设计为通电后延时几百毫秒变化为高电平。ATX电源输出的供电有12V、5V、3.3V。当电源通电的瞬间，12V、5V、3.3V供电处于一个电压的上升阶段。虽然时间非常短暂，一般只有几百毫秒，但是这个上升的过程和电压波动的过程肯定是存在的，那么这个时候，主板上的设备是不能工作的，所以在这个上升的阶段，灰色线是低电平，以此通知主板上的各设备，ATX电源输出未就绪，此时不可工作。在几百毫秒后，ATX电源的各项供电输出正常了，然后灰色线变成高电平，就向主板发出了一个PG信号。此PG信号，有的连接到I/O芯片，有的连接到ASIC（即各种专用芯片）。但也有的主板不采用AT X电源发出的PG信号，而是采用专门的检测电路。在检测到ATX的供电电压，如红色5V供电，达到标准时，此电路代替ATX电源发出PG信号。此部分在第3章中有讲解。

2.主板信号说明

下面列出了主板上的一份非常详细的信号说明。信号描述中，带有“（I/O）”的表示输入/输出信号，带有“（O）”的表示输出信号。

以下的信号解释，部分搜集于Intel的技术白皮书，如478 信号的相关说明。在阅读的时候，不求完全理解信号的作用，但是从维修的角度，要尽量地了解信号的大体含义及走向，即此信号走向北桥或者南桥，或者是I/O芯片？对于维修来说，具有非常重要的意义。以下内容可作为参考性阅读，供维修中资料翻查使用。

（1）CPU接口信号说明

[1] A[31:3]#(I/O) Address（地址总线）

这组地址信号定义了CPU的最大内存寻址空间为4GB。在地址周期的第一个子周期中，这些引脚传输的是数据传输的地址；在地址周期的第二个子周期中，这些引脚传输的是这个数据传输的信息类型。

[2] A20M#(I) Address-20 Mask（地址位20屏蔽）

此信号是由ICH（南桥）输出至CPU的信号。它是让CPU在Real Mode（实模式）时仿真8086只有1MB地址空间。当超过1MB空间时，A20M#为低电平，A20被驱动为0，而使地址自动折返到第一个1MB地址空间上。

[3] ADS#(I/O) Address Strobe（地址选通）

当这个信号被置为低电平时说明在地址信号上的数据是有效的。在一个新的数据传输中，所有总线上的信号都在监控ADS#是否有效，一旦ADS#有效，它们将会作一些相应的动作，如奇偶检查、协议检查、地址译码等操作。

[4] ADSTB[1:0]#(I/O) AD Bus Strobe（地址数据总线选通）

这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。相应的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责A[31:17]#。

[5] AP[1:0]#(I/O) Address Parity（地址奇偶校验）

这两个信号主要用于对地址总线的数据进行奇偶校验。

[6] BCLK[1:0](I) Bus Clock（总线时钟）

这两个时钟主要用于供应在总线上进行数据传输所需的时钟。

[7] BNR#(I/O) Block Next Request（下一块请求）

这个信号主要用于宣告一个总线的延迟通过任一个总线代理。在这个期间，当前总线的拥有者不能进行任何一个新的数据传输。

[8] BPRI#(I) Bus Priority Request（总线优先权请求）

这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当引脚。当BPRI#有效时，所有其他的设备都要停止发出新的请求，除非这个请求正在被锁定。总线所有者要始终保持BPRI#为有效，直到所有的请求都完成才释放总线的控制权。

[9] BSEL[1:0](I/O) Bus Select（总线选择）

这两组信号主要用于选择CPU所需的频率，通过高低电平的组合来确定频率。

[10] D[63:0]#(I/O) Data（数据总线）

这些信号线是数据总线，主要负责传输数据。它们提供了CPU与北桥之间64 位的通道。只有当DRDY#为低电平时，总线的数据才为有效，否则视为无效数据。

[11]DBI[3:0]#(I/O) Data Bus Inversion（数据总线倒置）

这些信号主要用于指示数据总线的极性，当数据总线的数据反向时，这些信号应为低电平。这四个信号每个分别负责16个数据总线。

[12]DBSY#(I/O) Data Bus Busy（数据总线忙）

当总线拥有者在使用总线时，会驱动DBSY#为低电平，表示总线在忙。当DBSY#为高电平时，数据总线被释放。

[13]DP[3:0]#(I/O) Data Parity（数据奇偶校验）

这四个信号主要用于对数据总线的数据进行奇偶校验。

[14]DRDY#(I/O) Data Ready（数据准备）

当DRDY#为低电平时，指示当前数据总线的数据是有效的；若为高电平时，则总线的数据为无效。

[15]DSTBN[3:0]#(I/O) Data Strobe（地址锁存信号）

数据选通锁存在D[63:0]#。

[16]DSTBP[3:0]#(I/O) Data Strobe（地址锁存信号）

数据选通锁存在D[63:0]#。

[17]FERR#(O) Floating Point Error（浮点错误）

这个信号是CPU输出至ICH（南桥）的信号。当CPU内部浮点运算器发生一个不可屏蔽的浮点运算错误时，FERR#被CPU驱动为低电平。

[18]GTLREF(I) GTL Reference（GTL参考电压）

这个信号用于设定GTLn Bus的参考电压，这个信号一般被设为VCC电压的三分之二。

[19]IGNNE#(I) Ignore Numeric Error（忽略数值错误）

这个信号是ICH输出至CPU的信号。当CPU出现浮点运算错误时需要此信号响应CPU。IGNNE#为低电平时，CPU会忽略任何已发生但尚未处理的不可屏蔽的浮点运算错误。但若IGNNE#为高电平时，又有错误存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令之一时，CPU会继续执行这个浮点指令。但若指令不是上述指令时，CPU会停止执行而等待外部中断来处理这个错误。

[20]INIT#(I) Initialization（初始化）

这个信号是由ICH输出至CPU的信号，与复位功能上非常类似，但与复位不同的是CPU内部L1 Cache和浮点运算操作状态并没被无效化。但TLB（地址转换参考缓存器）与BTB（分歧地址缓存器）内数据则被无效化了。INIT#另一点与复位不同的是CPU必须等到在指令与指令之间的空闲期间才会被确认，而使CPU进入初始状态。

[21]INTR(I) Processor Interrupt（可屏蔽式中断）

这个信号是由ICH输出对CPU提出中断要求的信号。外围设备需要处理数据时，对中断控制器提出中断要求，当CPU检测到INTR为高电平时，CPU先完成正在执行的总线周期，然后才开始处理INTR中断要求。

[22]PROCHOT#(I/O) Processor Hot（CPU过温指示）

当CPU的温度传感器检测到CPU的温度超过它设定的最高温度时，这个信号将会变为低电平，相应的CPU温度控制电路就会动作。

[23]PWRGOOD(I) Power Good（电源OK）

这个信号通常由ICH（南桥）发给CPU，来告诉CPU电源已准备好。若这个信号没有供到CPU，CPU将不能动作。

[24]REQ[4:0]#(I/O) Command Request（命令请求）

这些信号由CPU接到NB（北桥）。当总线拥有者开始一个新的数据传输时，由它来定义数据传输的命令。

[25]RESET#(I) Reset（复位信号）

当Reset为高电平时，CPU内部被复位到一个已知的状态并且开始从地址0FFFFFFF0H读取复位后的第一个指令。当复位发生时，CPU内部的TLB（地址转换参考缓存器）、BTB（分歧地址缓存器）以及SDC（区段地址转换高速缓存）中的数据全部都变成无效。

[26]RS[2:0]#(I) Response Status（响应状态）

这些信号由响应方来驱动。

[27]STKOCC#(O) Socket Occupied（CPU插入）

这个信号一般由CPU拉到地电位，在主板上的作用主要是来告诉主板，CPU是不是第一次插入。若是第一次插入，它会让用户进入CMOS对CPU进行重新设定。

[28]SMI#(I) System Management Interrupt（系统管理中断）

此信号为一个由ICH输出至CPU的信号。当CPU检测到SMI#为低电平时，即进入SMM模式（系统管理模式）并到SMRAM（System Management RAM）中读取SMI#处理程序。当CPU在SMM模式时，NMI、INTR及SMI#中断信号都被屏蔽掉，必须等到CPU执行RSM（Resume）指令后SMI#、NMI及INTR中断信号才会被CPU认可。

[29]STPCLK#(I) Stop Clock（停止时钟）

当CPU进入省电模式时，ICH（南桥）将发出这个信号给CPU，让CPU把其时钟停止。

[30]TRDY#(I/O) Target Ready（目标设备准备好）

当TRDY#为低电平时，表示目标设备已经准备好，可以接收数据；当为高电平时，目标设备没有准备好。[31]VID[4:0](O) Voltage ID（电压识别）

这些信号主要用于设定CPU的工作电压，在主板中这些信号必须被提升到最高3V。

（2）VGA接口信号说明

[1] HSYNC(O) CRT Horizontal Synchronization（水平同步信号）

这个信号主要提供C RT水平扫描的信号。

[2] VSYNC(O) CRT Vertical Synchronization（垂直同步信号）

这个信号主要提供C RT垂直扫描的信号。

[3] RED(O) RED Analog Video Output（红色模拟信号输出）

这个信号主要为C RT提供红基色模拟视频信号。

[4] GREEN(O) Green Analog Video Output（绿色模拟信号输出）

这个信号主要为C RT提供绿基色模拟视频信号。

[5] BLUE(O) Blue Analog Video Output（蓝色模拟信号输出）

这个信号主要为C RT提供蓝基色模拟视频信号。

[6] REFSET(I) Resistor Set（电阻设置）

这个信号将会连接一颗电阻到地，主要用于内部颜色调色板DAC。这颗电阻的阻值一般为169Ω，精度为1%。

[7] DDCA_CLK(I/O) Analog DDC Clock（模拟DDC时钟）

这个信号连接NB（北桥）与显示器。这个时钟属于I2C接口，它与DDCA_DATA组合使用，用于读取显示器的数据。

[8] DDCA_DATA(I/O) Analog DDC Clock

这个信号连接NB（北桥）与显示器。这个数据与时钟一样也属于I2C接口，它与DDCA_CLK组合使用，用于读取显示器的数据。

（3）AGP接口信号说明

[1] GPIPE#(I/O) Pipelined Read（流水线读）

这个信号由当前的Master来执行，它可以使用在AGP 2.0模式，但不能使用在AGP 3.0的规范中。在AGP 3.0的规范中，这个信号由DBI_HI（Dynamic Bus Inversion HI）代替。

[2] GSBA[7:0](I) Sideband Address（边带地址）

这组信号提供了一个附加的总线从AGPn Master（显卡）到GMCH（北桥）传输地址和命令。

[3] GRBF#(I) Read Buffer Full（读缓存区满）

这个信号说明Master是否可以接受先前以低优先权请求的要读取的数据。当RBF#为低电平时，仲裁器将停止以低优先权去读取数据到Master。

[4] GWBF#(I) Write Buffer Full（写缓存区满）

这个信号说明Master是否可以准备接收来自核心控制器的快速写入数据。当WBF#为低电平时，仲裁器将停止这个快速写入数据的操作。

[5] ST[2:0](O) Status Bus（总线状态）

这组信号有3位，可以组成8组，每组分别表示当前总线的状态。

[6] ADSTB0(I/O) AD Bus Strobe 0（地址数据总线选通）

这个信号可以为AGP提供2X的时序，它负责总线AD[15:0]。

[7] ADSTB0#(I/O) AD Bus Strobe 0（地址数据总线选通）

这个信号可以为AGP提供4X的时序，它负责总线AD[15:0]。

[8] ADSTB1(I/O) AD Bus Strobe 1（地址数据总线选通）

这个信号可以为AGP提供2X的时序，它负责总线AD[31:16]。

[9] ADSTB1#(I/O)AD Bus Strobe 1（地址数据总线选通）

这个信号可以为AGP提供4X的时序，它负责总线AD[31:16]。

[10] SB_STB(I) SideBand Strobe（SideBand选通）

这个信号主要为SBA[7:0]提供时序，它总是由AGPn Master驱动。

[11] SB_STB#(I) SideBand Strobe（SideBand选通）

这个信号只在AGP 4X模式为SBA[7:n0]时提供时序，它总是由AGP Master驱动。

[12] CLK(O) CLOCK（频率）

这个信号为AGP和PCI控制信号提供参考时序。[13] PME# Power Management Event（电源管理事件）

这个信号在AGPn协议中不使用，但是它用在PCI协议中由操作系统来管理。关于PME#的详细定义请参阅PCI协议规范。

[14] TYPEDET# Type Detect（类型检查）

从AGP发展来看，有1X、2X、4X和8X四种模式，每种模式所使用的电压也不尽相同。那AGP控制器怎么知道插的是什么样的显卡呢？就是通过这个信号来告诉AGP控制器的。用这个信号来设定当前显卡所需的电压。

[15] FRAME#(I/O) Frame（周期框架）

在AGP用图形专用通道传输（即管道传输）时这个信号不使用，这个信号只用在AGP的快写方式。

[16] IRDY#(I/O) Initiator Ready（主设备准备好）

这个信号说明AGPn Master已经准备好当前数据交换所需的数据，它只用在写操作，AGP Master不允许插入等待状态。TRDY#(I/O) Target Ready（目标设备准备好）

这个信号说明AGPn Target已经准备好整个数据交换所需要读的数据，这个目标设备可以插入等待状态。

[18] STOP#(I/O) Stop（停止）

这个信号在AGP数据交换时不使用。对于快写方式，当STOP#为低电平时，停止当前数据交换。

[19] DEVSEL#(I/O) Device Select（设备选择）

在AGP数据传输时不使用。在快写方式，当在一个数据传输不能完成时，它就会被使用。

[20] REQ#(I) Request（请求）

这个信号用于向仲裁器请求当前总线使用权，以开始一个PCI或者AGP数据交换。

[21] GNT#(O) Grant（保证）

当仲裁器收到主设备（Initiator）发出的请求后，若当前总线为空闲，仲裁器就会通过GNT#把总线控制权交给Initiator。

[22] AD[31:0](I/O) Address Data Bus（数据地址总线）

这些信号用来传输地址和数据。[23] C/BE[3:0]#(I/O) Command/Byte Enable（命令/位使能）

当一个数据传输开始时，提供命令信息。在AGPn Master做写操作时，提供有效的位信息。

（4）内存接口信号说明

[1] SCMDCLK[5:0](O) Differential DDR Clock（时钟输出）

SCMDCLK与SCMDCLK#是差分时钟输出对。地址和控制信号都在这两个时钟正负边沿的交叉点采样。每个DIMM共有三对。

[2] SCMDCLK[5:0]#(O) Differential DDR Clock（时钟输出）

这个时钟信号的意义同上。

[3] SCS[3:0]#(O) Chip Select（芯片选择）

当这些信号有效时，表示一个芯片已被选择了，每个信号对应于SDRAM的一行。

[4] SMA[12:0](O) Memory Address（内存地址）

这些信号主要用于提供多元的行列地址给内存。

[5] SBA[1:0](O) Bank Address（Bank选择）

这些信号定义了在每个内存行中哪个Bank被选择。Bank选择信号和内存地址信号联合使用可寻址到内存的任何单元。

[6] SRAS#(O) Row Address（行地址）

这个信号与SCAS#、SWE#一起使用，用来定义内存的命令。

[7] SCAS#(O) Column Address（列地址）

这个信号与SRAS#、SWE#一起使用，用来定义内存的命令。

[8] SWE#(O) Write Enable（写允许）

这个信号与SRAS#、SCAS#一起使用，用来定义内存的命令。

[9] SDQ[63:0](I/O) Data Lines（数据线）

这些信号线用于传输数据。

[10] SDM[7:0](O) Data Mask（数据屏蔽）

当在写周期有效时，在内存中传输的数据被屏蔽。在这8个信号中每个信号负责8根数据线。

[11] SDQS[7:0](I/O) Data Strobe（数据选通）

这些信号主要用于捕获数据。这8个信号每个信号负责8根数据线。

[12] SCKE[3:0](O) Clock Enable（时钟允许）

这个信号在上电时对内存进行初始化，它们也可以用于关闭不使用的内存数据行。

（5）Hub接口信号说明

[1] HL[10:0](I/O) Packet Data（数据包）

这些信号主要用于Hub接口读/写操作时传输数据。

[2] HISTRS(I/O) Packet Strobe（数据选通）

[3] HISTRF(I/O) Packet Strobe Complement（数据选通辅助）

这个信号与HISTRS一起在HUBn传输总线上传输与接收数据。

（6）LAN LINK接口信号说明

[1] LAN_CLK(I) Lan I/F Clock（网络时钟）

这个信号由网卡芯片驱动输出，它的频率范围在5～50MHz。

[2] LAN_RXD[2:0](I) Received Data（接收数据）

这些信号是由网卡芯片驱动输出到南桥。

[3] LAN_TXD[2:0](O) Transmit Data（传输数据）

这些信号是由南桥驱动输出到网卡芯片。

[4] LAN_RSTSYNC(O) Lan Reset（网卡芯片复位信号）

（7）EEPROM接口信号说明

[1] EE_SHCLK(O) EEPROM Shift Clock（EEPROM时钟）

这个信号由南桥驱动输出到EEPROM。

[2] EE_DIN(I) EEPROM Data In（EEPROM数据输入）

这个信号是由EEPROM传数据到南桥。

[3] EE_DOUT(O) EEPROM Data Out（EEPROM数据输出）

这个信号是由南桥传数据到EEPROM。

[4] EE_CS(O) EEPROM Chip Select（片选信号）

当这个信号有效时EEPROM被选择。

（8）PCI接口信号说明

[1] AD[31:0](I/O) Address Data Bus（地址数据总线）

这个信号用来传送起始地址。在内存数据交换期间，此地址的分辨率是一个双字（Double Word）（即地址可被四整除），在读取或写入的数据交换期间，它是一个字节特定地址。

[2] PAR(I/O) Parity Signal（校验信号）

在地址阶段完成后一个周期，或是所有写入数据操作的数据阶段，在I D RY#被驱动到电压悬浮状态后一个周期，这个信号由主设备驱动。所有读取数据操作的数据阶段，在TRDY#被驱动到电压悬浮状态后一个频率，它也会被目前所寻址的目标设备驱动。在地址阶段完成后的一个周期，主设备将PAR驱动到高或低态，以保证地址总线AD[0:31]与四条指令/位组使能线C/BE#[0:3]是偶校验（Even Parity）。

[3] C/BE[3:0]#(I/O) Command/Byte Enable（指令或字节使能）

这个信号由主设备驱动。在AD Bus上传输地址时，用来表示当前要动作的指令。在ADn Bus上传输数据时，用来表示在目前被寻址的双字内将要被传输的字节，以及用来传输数据的数据路径。

[4] RST#(O) PCI Reset（复位信号）

当复位信号被驱动成低电平时，它会强迫所有PCI组态缓存器Master及Target状态机器与输出驱动器回到初始化状态。RST#可在不同步于PCI CLK边缘的状况下，被驱动或反驱动。

[5] FRAME#(I/O) Cycle Frame（周期框架）

这个信号由目前的主设备驱动，它表示数据交换的开始（当它开始被驱动到低电平时）与交换期（在它被驱动到低电平期间）。为了确定是否已经取得总线拥有权，Master必须在同一个PCI CLK信号的上沿，取样到FRAME#与IRDY#都已被反驱动到高态，且GNT#被驱动到低态。交换可以是由在目前的主设备与目前所寻址的目标设备间所进行的一到多次数据传输组成。当主设备准备完成最后一次数据传输时，FRAME#就会被反驱动到高态。

[6] IRDY#(I/O) Initiator Ready（主设备准备好）

在写入期间，IRDY#被驱动表示主设备准备接收从目前所寻址的目标设备传来的数据。为了确定主设备已经取得总线拥有权，它必须在同一个PCI CLK信号的上升沿取样到，FRAME#与IRDY#都被反驱动到高电平，且GNT#被驱动到低电平。

[7] TRDY#(I/O) Target Ready（目标设备准备好）

当目标设备准备完成目前的数据阶段（数据传输）时，它就会被驱动到低电平。如果在同一个PCI CLK信号的上升沿，目标设备驱动TRDY#到低电平且主设备驱动IDRY#到低电平的话，则此数据阶段便告完成。在读取期间，TRDY#被驱动表示目标设备正在驱动有效的数据到数据总线上。在写入期间，TRDY#被驱动表示目标设备准备接收来自Master的数据。等待状态会被插入到目前的数据阶段里，直到取样到TRDY#与IRDY#都被驱动到低电平为止。

[8] STOP#(I/O) Stop（停止）

目标设备驱动STOP#到低电平，表示希望主设备停止目前正在进行的数据交换。

[9] DEVSEL#(I/O) Device Select（设备选择信号）

该信号有效时，表示驱动它的设备已成为当前访问的目标设备。换言之，该信号的有效说明总线某处的某一设备已被选中。如果一个主设备启动一个数据交换并且在6 个CLK周期内没有检测到DEVSEL#有效，它必须假定目标设备没能反应或者地址不存在，从而实施主设备默认。

[10] IDSEL(I) Initialization Device Select（初始化设备选择）

IDSEL是PCI装置的一个输入端，并且在存取某个装置的组态缓存器期间，它用来选择芯片。

[11] LOCK#(I/O) Lock（锁定）

这是在一个单元（Atomic）数据交换序列期间（例如，在读取/修改/写入操作期间），主设备用来锁定（Lock）目前所寻址的目标设备。

[12] REQ#(I) Request（请求）

表示管理者要求使用总线。这是一对一的信号，每一管理者都有与其相对应的REQ#信号。

[13] GNT#(O) Grant（保证）

表示管理者对总线使用的要求已被同意。这是一对一的信号，每一管理者都有与其相对应的GNT#信号。

（9）Serial ATA接口信号说明

[1] SATA0TXP(O) Serial ATA 0 Transmit（串行ATA0传送）

[2] SATA0TXN(O) Serial ATA 0 Transmit（串行ATA0传送）

这个信号与SATA0TXP组成差分信号对，用于传输数据。

[3] SATA0RXP(I) Serial ATA 0 Receive（串行ATA0接收）

[4] SATA0RXN(I) Serial ATA 0 Receive（串行ATA0接收）

这个信号与SATA0RXP组成差分信号对，用于接收数据。

[5] SATARBIAS(I) Serial ATA Resistor Bias（串行ATA电阻偏置）

[6] SATARBIAS#(I) Serial ATA Resistor Bias（串行ATA电阻偏置）

这个信号与SATARBIAS一样，外接一颗与GND相接的电阻，为SATA提供一个电压偏置。

[7] SATALED#(OD) SATA Drive Activity Indicator（SATA读/写指示）

当这个信号为低电平时，表示当前的SATA硬盘正在读/写数据。

（10）IDE接口信号说明

[1] DCS1#(O) Device Chip Select（设备芯片选择）

这个信号为设备选择信号For Rang 100。

[2] DCS3#(O) Device Chip Select（设备芯片选择）

这个信号为设备选择信号For Rang 300。

[3] DA[2:0](O) Device Address（设备地址）

这些信号用于传输地址信号。

[4] DD[15:0](I/O) Device Data（设备数据）

这些信号用于传输数据信号。

[5] DREQ(I) Device Request（设备请求）

当IDE设备要进行一个DMA读/写动作时，就会驱动这个信号向南桥发DMA请求。

[6] DACK#(O) Device DMA Acknowledge（设备DMA确认）

当IDE设备已做了一个DMA请求后，若当前总线空闲，南桥就会驱动这个信号，把控制权给IDE设备。

[7] DIOR#(O) Disk I/O Read（磁盘I/O读）

这个信号由南桥来驱动。当它有效时，表示要对磁盘进行一个读操作。

[8] DIOW#(O) Disk I/O Write（磁盘I/O写）

这个信号由南桥来驱动。当它有效时，表示要对磁盘进行一个写操作。

[9] IORDY(I) I/O Channel Ready（I/O通道准备好）

这个信号由IDE设备来驱动。当它有效时，表示IDE设备已经准备好。

（11）LPC接口信号说明

[1] LAD[3:0](I/O) LPC Command、Address、Data（LPC命令、地址、数据）

这四个信号线用来传输LPC Bus的命令、地址和数据。

[2] LFRAME#(I/O) LPC Frame（LPC框架）

当这个信号有效时，指示开始或结束一个LPC周期。

[3] LDRQ#(I) DMA Request（DMA请求）

当Super I/O上的设备需要用DMA Channel时，就会驱动这个信号向南桥发出请求。

（12）USB接口信号说明

[1] USBP+(I/O) USB Signal（USB信号）

[2] USBP-(I/O) USB Signal（USB信号）

这个信号与USBP+组成差分信号对，组成一个USB端口，用来传输地址、数据和命令。

[3] OC#(I) Over Current（过电流保护）

当有USB设备过电流时，这个信号会拉低，告知南桥有过电流发生。

（13）SMBus接口信号说明

[1] SMBDATA(I/O) SMBus Data（数据线）

[2] SMBCLK(I/O) SMBus Clock（时钟线）

上面两个信号线为系统管理总线，以南桥为控制中心，对主板的一些设备进行读/写操作，如倍频IC、SPD等。这两个信号在外部必须通过电阻进行拉高。

（14）AC-Link接口信号说明

[1] RST#(O) Reset（复位信号）

这个信号由南桥驱动，对声卡芯片进行初始化。

[2] SYNC(O) Sync（同步信号）

[3] BIT_CLK(I) Bit Clock（时钟输入）

这是一个由Codec产生一个12.288MHz串行数据时钟给南桥。

[4] SDOUT(O) Serial Data Out（串行数据输出）

由南桥发出数据到Codec。

[5] SDIN(I) Serial Data In（串行数据输入）

由Codec发出数据到南桥。

（15）FDC接口信号说明

[1] DRVDEN0(OD) Drive Density Select Bit（驱动器密度选择位）

驱动器密度选择信号。

[2] INDEX#(I) INDEX（索引）

此引脚为施密特触发器输入，当这个为低电平（有效时），通过索引孔把磁头定位到起始磁道。

[3] MOA#(OD) Motor A On（电动机A打开）

当此信号为低电平时，电动机A起动。

[4] DSA#(OD) Drive Select A（驱动A选择）

当此信号为低电平时，驱动器A被选择。

[5] DIR#(OD) DIR（列目录）

磁头步进电动机移动方向：为高电平时，向外移动；为低电平时，向内移动。

[6] STEP#(OD) Step（步进）

步进输出脉冲。当此信号为低电平时，将产生一个脉冲移动磁头到另一个磁道。

[7] WD#(OD) Write Data（写数据）

当此信号为低电平时，写数据到被选择的驱动器。

[8] WE#(OD) Write Enable（写允许）

当此信号为低电平时，表示允许写入盘片。

[9] TRACK0#(I) Track 0（0磁道）

当此信号为低电平时，磁头将被定位到最外的一个磁道（0磁道）。

[10] WP# (I) Write Protected（写保护）

当此信号为低电平时，磁盘片被写保护，只能读出数据，不能写入数据。

[11] RDATA#(I) Read Data（读数据）

当此信号为低电平时，从软盘读数据。

[12] HEAD#(OD) Head（磁头）

磁头选择。当为高电平时，选择0面的磁头；当为低电平时，选择1面的磁头。

[13] DSKCHG#(I) Diskette Change（更换磁盘）

当此信号为低电平时，在上电状态可随时取出盘片。

（16）Parallel Port接口信号说明

[1] SLCT(I) Printer Select Status（打印机状态选择）

这个信号主要用于选择打印机模式。为高电平时，表示打印机被选择。打印机可以被设定ECP和EEP两种模式。

[2] PE(I) Page End（页面结束）

当这个信号为高电平时，表示打印机已检测到页面结束。

[3] BUSY(I) Busy（打印机忙）

当这个信号为高电平时，表示打印机很忙没有准备去接收数据。

[4] ACK#(I) Acknowledge（确认）

当这个信号为低电平时，表示打印机已接收数据，并准备接收更多的数据。

[5] ERR#(I) Error（错误）

当这个信号为低电平时，表示打印机在打印时出错。

[6] SLIN#(O) Printer Select（打印机选择）

这个信号为打印机输出线检查。

[7] INIT#(O) Initialization（初始化）

当这个信号为低电平时，表示对打印机进行初始化。

[8] AFD#(O) Auto Line Feed（自动走线）

当打印机打印针出问题时，这个信号会被拉低电平，打印机会自动再打印一遍。

[9] STB#(O) Strobe（锁定）

当这个信号为低电平时，表示要把并行数据锁定到打印机里。

[10] PD[7:0](I/O) Printer Data（打印机数据）

这些信号用于传输打印机数据。

（17）Serial Port接口数据说明

[1] CTS#(I) Clear To Send（清楚发送）

这个信号用于MODEM控制输入，这个功能可以通过读握手状态寄存器Bit 4来测试。

[2] DSR#(I) Data Set Ready（数据准备）

这个信号为低电平时，表示MODEM或数据装置已准备可以传输数据。

[3] RTS#(I/O) Request To Send（请求发送）

这个信号为低电平时，表示MODEM或调制解调器可准备发送数据。[4] DTR#(I/O) Data Terminal Ready（数据终端准备）

这个信号为低电平时，表示数据终端已准备可以进行通信。

[5] SIN(I) Serial Data In（串行数据输入）

这个信号用于接收数据。

[6] SOUT(O) Serial Data Out（串行数据输出）

这个信号用于发送数据。