1.2 项目资讯

1.2.1 数制与码制

1.数制

数制就是数的进位制。在日常生活中广泛应用的是十进制，在数字电路和计算机中使用的是二进制、八进制和十六进制等。

（1）十进制

十进制是以10为基数的计数体制。在十进制中，有0、1、2、3、4、5、6、7、8、9十个数码，它的进位规律是逢十进一。在十进制数中，数码所处的位置不同，所代表的数值不同。如

（386.25）10=3×102+8×101+6×100+2×10-1+5×10-2

式中，102、101、100为整数部分百位、十位、个位的权，而10-1、10-2为小数部分十分位、百分位的权，它们都是基数10的幂。

（2）二进制

二进制是以2为基数的计数体制。在二进制中，只有0和1两个数码，它的进位规律是逢二进一，各位权值是2的整数幂。如

（1101.11）2=1×23+1×22+0×21+1×20+1×2-1+1×2-2=（13.75）10

可见，二进制数变为十进制数只需要按权展开相加即可。

（3）八进制

八进制是以8为基数的计数体制。在八进制中，有0、1、2、3、4、5、6、7共8个不同的数码，它的进位规律是逢八进一，各位权值为基数8的整数幂。如

（437.25）8=4×82+3×81+7×80+2×8-1+5×8-2

=256+24+7+0.25+0.078125

=（287.328125）10

式中，82、81、80、8-1、8-2分别为八进制数各位的权。

（4）十六进制

十六进制是以16为基数的计数体制。在十六进制中，有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F共16个不同的数码，其中A、B、C、D、E、F分别代表10、11、12、13、14、15。它们的进位规律是逢十六进一。各位权值为16的整数幂。如

（3A6.D）16=3×162+10×161+6×160+13×16-1

式中，162、161、160、16-1分别为十六进制数各位的权。

表1-1中列出了二进制、八进制、十进制、十六进制这几种不同数制的对照表。

2.不同数制间的转换

（1）非十进制数转换为十进制数

由二进制、八进制、十六进制数转换为十进制数，只要将它们按权展开，求各位数值之和，即可得到对应的十进制数。如

（1011.01）2=1×23+0×22+1×21+1×20+0×2-1+1×2-2=8+2+1+0.25=（11.25）10

（172.01）8=1×82+7×81+2×80+0×8-1+1×8-2=64+56+2+0.0125=（122.0125）10

（8ED.C7）16=8×162+14×161+13×160+12×16-1+7×16-2=（2285.7773）10

（2）十进制数转换成非十进制数

当将十进制数转换为非十进制数时，要将其整数部分和小数部分分别转换，结果合并为目的数制形式。

1）整数部分的转换。整数部分的转换方法是采用连续“除基取余”，一直除到商数为0为止。最先得到的余数为整数部分的最低位。

【例1-1】将（25）10转换为二进制形式。

解：采用“除2取余”法，有

所以

（25）10=（11001）2

2）小数转换的转换。其方法是采用连续“乘基取整”，一直进行到乘积的小数部分为0或满足要求的精度为止。最先得到的整数为小数部分的最高位。

【例1-2】将（0.437）10转换为二进制形式。

解：采用“乘2取整”法，有

所以

（0.437）10=（0.01101）2

如果一个十进制数既有整数部分又有小数部分，可将整数部分和小数部分分别按要求进行等值转换，然后合并就可得到结果。

【例1-3】将十进制数（174.437）10转换为八进制数和十六进制数（保留小数点后5位）。

解：1）对整数部分采用“除基取余”法，它们的基数分别为8和16。

所以

（174）10=（256）8=（AE）16

2）对小数部分采用“乘基取整”法，即

0.437×8=3.496　整数部分为3

0.496×8=3.968　整数部分为3

0.968×8=7.744　整数部分为7

0.744×8=5.952　整数部分为5

0.952×8=7.616　整数部分为7

所以

（0.437）10=（0.33757）8

0.437×16=6.992　整数部分为6

0.992×16=15.872　整数部分为F

0.872×16=13.952　整数部分为D

0.952×16=15.232　整数部分为F

0.232×16=3.712　整数部分为3

所以

（0.437）10=（0.6 FDF3）16

由此可得

（174.437）10=（256.33757）8=（AE.6 FDF3）16

（3）二进制与八进制、十六进制间的相互转换

1）二进制转换为八进制、十六进制。当将二进制数转换成八进制数（或十六进制数）时，其整数部分和小数部分可以同时进行转换。其方法是：以二进制数的小数点为起点，分别向左、向右每3位（或4位）分一组，对于小数部分，当最低位一组不足3位（或4位）时，必须在有效位右边补0，使其足位；然后，把每一组二进制数转换成八进制（或十六进制）数，并保持原排序。对于整数部分，当最高位一组不足位时，可在有效位的左边补0，也可不补。

【例1-4】将（1011010111.10011）2转换为八进制和十六进制数。

解：（001 011 010 111. 100 110）2=（1327.46）8

（0010 1101 0111. 1001 1000）2=（2 D7.98）16

2）八进制数或十六进制数转换成二进制数。八进制（或十六进制）数转换成二进制数时，只要把八进制（或十六进制）数的每一位数码分别转换成三位（或四位）的二进制数，并保持原排序即可。整数最高位一组左边的0及小数最低位一组右边的0可以省略。

【例1-5】将（35.24）8，（3 AB.18）16转换为二进制形式。

解：（35.24）8=（011 101. 010 100）2=（11101.0101）2

（3AB.18）16=（0011 1010 1011. 0001 1000）2=（1110101011.00011）2

由上述可见，非十进制数转换成十进制数可采用按权展开法；十进制数转换成二进制数时可采用基数乘除法；当二进制数与八进制数、十六进制数相互转换时，可采用分组转换法。当两个非十进制数之间相互转换时，若它们满足2的n次幂，则可通过二进制数来进行转换。

3.码制

在数字系统中，二进制代码常用来表示特定的信息。将若干个二进制代码0和1按一定规则排列来表示某种特定含义的代码，称为二进制代码，或称为二进制码。如用一定位数的二进制代码表示数字、文字和字符等。下面介绍几种在数字电路中常用的二进制代码。

（1）二—十进制代码

将十进制数的0～9十个数字用二进制数表示的代码，称为二—十进制码，又称为BCD码。

由于4位二进制数码有16种不同组合，而十进制数只需用到其中的10种组合，所以二—十进制数代码有多种方案。表1-2给出了几种常用的二进制代码。

若某种代码的每一位都有固定的“权值”，则称这种代码为有权代码；否则，称为无权代码。因此，判断一种代码是否为有权代码，只需检验这种代码的每个码组的各位是否具有固定的权值。如果发现一种代码中至少有一个码组的权值不同，那么这种代码就是无权码。

1）8421BCD码。8421BCD码是有权码，各位的权值分别为8、4、2、1。虽然8421BCD码的权值与4位自然二进制码的权值相同，但二者是两种不同的代码。8421BCD码只取用了4位自然二进制代码的前10种组合。

2）5421BCD码和2421BCD码。5421BCD码和2421BCD码也是有权码，各位的权值分别为5、4、2、1和2、4、2、1。用4位二进制数表示1位十进制数，每组代码各位加权系数的和为其表示的十进制数。

3）余3BCD码。余3BCD码是8421BCD码的每个码组加3（0011）形成的。其中的0和9，1和8，2和7，3和6，4和5，各对码组相加均为1111，余3BCD码也是自补代码，简称为余3码。余3码各位无固定权值，故属于无权码。

【例1-6】分别将十进制数（753）10转换为8421BCD码、5421BCD和余3BCD码。

解：（753）10=（011101010011）8421BCD

（753）10=（101010000011）5421BCD

（753）10=（101010000110）余3BCD

（2）可靠性编码

代码在形成和传输过程中难免会产生错误，为了使代码形成时不易出差错或出错时容易发现并校正，需采用可靠性编码。常用的可靠性编码有格雷码、奇偶校验码等。下面分别介绍。

1）格雷码。格雷码是一种典型的循环码，属于无权码，它有许多形式（如余3循环码等）。循环码有两个特点：一个是相邻性，即指任意两个相邻代码仅有一位数码不同；另一个是循环性，即指首尾的两个代码也具有相邻性。因为格雷码的这些特性可以减少代码变化时产生的错误，所以它是一种可靠性较高的代码。在自动化控制中生产设备多采用格雷码，如光电话码器，它可将光电读取头和代码盘之间的位移转换成相应的代码，以控制机械运动的行程和速度。

使用二进制数虽然直观、简单，但对码盘的制作和安装的要求十分严格，否则易出错。例如，当二进制码盘从0111变化为1000时，4位二进制数码必须同时变化，若最高位光电转换稍微早一些，就会出现错码1111，这是不允许的。而采用格雷码码盘时，从0100变化为1100只有最高位变化，从而有效避免了由于安装和制作误差所造成的错码。

十进制数0～15的4位二进制格雷码见表1-3，显然它符合循环码的两个特点。

2）奇偶校验码。奇偶校验码是最简单的检错码，它能够检测出传输码组中的奇数个码元错误。

奇偶校验码的编码方法：在信息码组中增加一位奇偶校验位，使得增加校验位后的整个码组具有奇数个1或偶数个1的特点。如果每个码组中1的个数为奇数，就称为奇校验码；如果每个码组中1的个数为偶数，就称为偶校验码。

例如，将十进制数5的8421BCD码0101增加校验位后，奇校验码是10101，偶校验码是00101，其中最高位分别为奇校验位1和偶校验位0。

1.2.2 基本逻辑运算

在数字电路中，1位二进制数码的0和1不仅可以表示数量的大小，而且可以表示两种不同的逻辑状态。例如，可以用1和0分别表示一件事情的有和无，或者表示电路的通和断、电灯的亮和灭等状态。这种只有两种对立逻辑状态的逻辑关系称为二值逻辑。

所谓逻辑就是指事物间的因果关系。当两个二进制数码表示不同的逻辑状态时，它们之间可以按照指定的某种因果关系进行推理运算，这种运算就称为逻辑运算。逻辑代数（又称为布尔代数）是按一定的逻辑规律进行运算的代数，是分析和设计数字电路最基本的数学工具。逻辑代数虽然与普通代数一样也用字母表示变量，但逻辑代数中逻辑变量的取值只有0和1两个值，且0和1不表示数量的大小，只表示两种对立的逻辑状态。

1.3种基本逻辑运算

在逻辑代数中，基本逻辑运算有与运算、或运算和非运算3种。

（1）与运算

当决定某一事件的所有条件都满足、该事件才发生时，这种因果关系称为与逻辑关系，也称为与运算或者逻辑乘。

与运算对应的逻辑电路可以用两个串联开关A、B控制电灯Y的亮和灭来示意，与逻辑电路示意图如图1-1所示。若用1代表开关闭合和灯亮，用0代表开关断开和灯灭，则电路的功能可以描述为：只有当A、B两个开关都闭合（A=1、B=1）时，电灯Y才亮（Y=1），否则，灯就灭。这种灯的亮与灭和开关的通与断之间的逻辑关系就是与逻辑。其对应关系见表1-4，这种表格称为真值表。

所谓真值表就是将输入变量的所有可能的取值组合对应的输出变量值一一列出来的表格。若输入有n个变量，则有2n种取值组合存在，输出对应的有2n个值。在逻辑分析中，真值表是描述逻辑功能的一种重要形式。

由真值表可以将与门电路的逻辑功能归纳为“有0出0，全1出1”。

Y和A、B间的关系可以用下式表示

此逻辑表达式读做“Y等于A与B”。为了简便，有时把符号“.”省掉，写成Y=AB。

对于多变量的与运算可以用下式表示

Y=ABC…

在数字电路中，常把能够实现与运算逻辑功能的电路称为与门。与门逻辑符号如图1-2所示。

（2）或运算

在决定某一事件的所有条件中，只要满足一个条件，则该事件就发生，这种因果关系称为或逻辑关系，也称为或运算或者逻辑加。

或运算对应的逻辑电路可以用两个并联开关A、B控制电灯Y的亮和灭来示意。或逻辑电路示意图如图1-3所示。若仍用1代表开关闭合和灯亮，用0代表开关断开和灯灭，则电路的功能可以描述为：只要A、B两个开关中至少有一个闭合，电灯Y就亮；否则，灯就灭。或逻辑真值表见表1-5。

或运算的逻辑表达式为

对于多变量的或运算可用下式表示

Y=A+B+C+…

在数字电路中，把能实现或运算的电路称为或门，或门逻辑符号如图1-4所示。

或门的逻辑功能可归纳为“有1出1，全0出0”。

（3）非运算

非运算表示这样的逻辑关系，即当某一条件具备时，事件便不会发生，而当此条件不具备时，事件一定发生。

非运算对应的逻辑关系可以用图1-5所示电路来示意。在图1-5所示非门逻辑电路中，若用1代表开关闭合和灯亮，用0代表开关断开和灯灭，则电路的功能可以描述为：若开关A闭合，则灯Y就亮；反之，灯就灭。非逻辑真值表见表1-6。

由该表可知，Y和A之间的逻辑关系为“有0出1，有1出0”。

Y和A之间的关系可用下式表示

此逻辑表达式读做“Y等于A非”。通常称A为原变量，为反变量，二者共同称为互补变量。

在数字电路中，常把能完成非运算的电路叫作非门或者反相器。非门只有一个输入端，非门逻辑符号如图1-6所示。

在数字电路中，任何逻辑运算均可以由这3种基本逻辑运算的组合来表示。当这3种基本逻辑运算组合同时出现在一个逻辑表达式中时，要注意三者的优先次序是“非、与、或”。例如，逻辑函数中，B变量先“非”，然后再和变量A相“与”，相“与”的结果再和变量C相“或”，最后得到Y。

2.几种常用的复合逻辑运算

将与、或、非3种基本的逻辑运算进行组合，可以得到各种形式的复合逻辑运算，常见的复合运算有：与非运算、或非运算、与或非运算、异或运算、同或运算等。

（1）与非运算

与非运算是与运算和非运算的复合运算。先进行与运算再进行非运算，其逻辑表达式为

将实现与非逻辑运算的电路称为与非门，其逻辑符号如图1-7所示。

与非门的逻辑功能可归纳为“有0出1，全1出0”。

实际应用的与非门的输入端可以有多个。

（2）或非运算

或非运算是或运算和非运算的复合运算。先进行或运算，后进行非运算，其逻辑表达式为

将实现或非逻辑运算的电路称为或非门，其逻辑符号如图1-8所示。

或非门的逻辑功能可归纳为“有1出0，全0出1”。

实际应用的或非门的输入端可以有多个。

（3）与或非运算

与或非运算是与、或、非3种基本逻辑的复合运算。先进行与运算，再进行或运算，最后进行非运算，其逻辑表达式为

将实现与或非逻辑运算的电路称为与或非门，其逻辑符号如图1-9所示。

（4）异或运算及同或运算

若两个输入变量A、B的取值相异，则输出变量Y为1；若A、B的取值相同，则Y为0。这种逻辑关系称为异或逻辑关系，其逻辑表达式为

此逻辑表达式读做“Y等于A异或B”。将实现异或运算的电路称为异或门，其逻辑符号如图1-10所示。

若两个输入变量A、B的取值相同，则输出变量Y为1；若A、B取值相异，则Y为0。这种逻辑关系称为同或逻辑关系，其逻辑表达式为

将实现同或运算的电路称为同或门，其逻辑符号如图1-11所示。

注意：在实际产品中，异或门和同或门的输入端只有两个。异或及同或逻辑的真值表见表1-7。

1.2.3 分立元器件门电路

目前数字电路已基本集成化，分立元器件电路已很少被采用，但集成电路中的门都是以分立元器件门电路为基础的，因此，这里简单介绍几种由分立元器件组成的门电路。

1.二极管门电路

在数字电路中，用高、低电平分别代表二值逻辑的1和0两种逻辑状态。如果以输出的高电平表示逻辑1，以低电平表示逻辑0，就称这种表示方法为正逻辑；反之，如果以输出的高电平表示逻辑0，以低电平表示逻辑1，就称这种表示方法为负逻辑。本书除特别说明外，一律采用正逻辑表示方法。

获得高、低电平的方法如图1-12所示，当开关S断开时，输出电压uo为高电平；当开关S闭合时，输出为低电平。开关S可用半导体二极管、晶体管等器件构成，通过输入信号ui来控制二极管或晶体管工作在截止和导通两个状态，从而起到开关的作用。

二极管、晶体管等作为开关元器件属于无触点电子开关，它们与理想的有触点开关有一些区别。为了分析门电路的电气特性，需要了解二极管、晶体管等器件的开关特性。

（1）二极管的开关特性

由于二极管具有单向导电性，即外加正向电压时导通，外加反向电压时截止，所以它在电路中相当于一个受外加电压极性控制的开关。

在低速开关电路中，二极管由导通变为截止，或由截止变为导通的转换时间通常是可以忽略的，然而在高速开关电路中，当频率较高时，就要求二极管的通、断速度能快速跟随上输入的脉冲信号变化，这时二极管的通、断转换时间的影响就必须加以考虑了。

1）开启时间。二极管由反向截止转换为正向导通所需要的时间称为开启时间。因为二极管正向导通时电阻很小，与二极管内PN结的等效电容并联起来以后，电容作用不明显，所以转换时间很短，一般可以忽略不计。

2）关断时间。二极管由正向导通转换为反向截止所需要的时间称为关断时间。二极管反向截止时电阻很大，PN结的等效电容作用明显，充放电时间长，一般开关管大约是几纳秒。

（2）二极管门电路

利用二极管的单向导电性，可以作为图1-12中的开关，构成二极管门电路。

1）二极管与门。图1-13所示的是二极管与门电路及其逻辑符号。

当输入端A、B中任何一个或全部为低电平0（0V）时，将至少有一个二极管导通，使输出端Y为低电平0（导通钳位在0.7V），而当输入端A、B全部为高电平1（+5V）时，两个二极管均截止，电阻中没有电流，其上的电压降为0，从而输出端Y为高电平1（+5V）。

可见，它满足“有0出0，全1出1”的与逻辑关系，当输入有低电平0时，输出为低电平0；当输入全为高电平时，输出为高电平。

2）二极管或门。图1-14所示的是二极管或门电路及其逻辑符号。

当输入端A、B中任何一个或全部为高电平1（+5V）时，将至少有一个二极管导通使输出端Y为高电平1（导通时，电平钳位在4.3V）。而当输入端A、B全部为低电平0（0V）时，输出端Y必然为低电平0（-0.7V）。可见，它满足“全0出0，有1出1”的或逻辑关系，即当输入全为低电平0时，输出为低电平0；当输入为高电平时，输出为高电平。

2.晶体管门电路

（1）晶体管的开关特性

由晶体管的工作原理可知，晶体管的输出特性有3个区，即截止区、放大区和饱和区。静态下，当输入信号电压较高时，它可以工作于饱和区，UCE=UCES=0.3V，C、E之间相当于开关闭合；当输入信号电压较低时，它可以工作于截止区，UCE=VCC，C、E之间相当于开关断开。在数字电路中，就是利用这一特点把晶体管作为开关使用的。

与二极管类似，晶体管的开关过程也需要一定的时间。这是由于晶体管在截止与饱和导通两种状态间迅速转换时，二极管PN结的结电容使得建立和消散内部电荷都需要一定的时间。

当输入信号电压由低电平跳变到高电平时，晶体管由截止到饱和导通所需要的时间，称为开启时间，用ton表示；当输入信号电压由高电平跳变到低电平时，晶体管由饱和导通到截止所需要的时间，称为关断时间，用toff表示。晶体管的开关时间一般在纳秒（ns）数量级，通常toff＞ton。

（2）晶体管反相器

非门也称为反相器，它只有一个输入端和一个输出端，输出逻辑是输入逻辑的反。图1-15所示的是晶体管非门电路及其逻辑符号。

为了保证在输入端为低电平时晶体管能可靠地截止，图中接入R2和负电源UBB，这样即使输入的低电平信号稍大于零，也能使晶体管的基极为负电位，发射结反偏，晶体管可靠地截止，输出为高电平。

当输入信号为高电平时，应保证晶体管工作在深度饱和状态，以使输出电平接近于零。因此，电路参数的配合必须合适，以保证提供给晶体管的基极电流大于其深度饱和的基极电流。

3.与非门

将二极管与门和反相器连接起来就构成如图1-16a所示的与非门电路。从前述对与门和非门的分析，容易得出与非门电路的逻辑功能，即有0出1、全1出0。逻辑符号如图1-16b所示，其逻辑表达式为

4.或非门

将二极管或门和反相器连接起来就构成如图1-17a所示的或非门电路。由前述或门和非门的分析，不难得出或非门电路的逻辑功能，即有1出0，全0出1。逻辑符号如图1-17b所示，其逻辑表达式为

1.2.4 集成门电路

在集成门电路中，一个门电路的所有元器件和连线，都制作在同一块半导体硅片上，并封装在一个外壳内。集成电路体积小、重量轻、可靠性好、使用方便，在数字系统中得到广泛应用。

目前使用较多的集成逻辑门电路是TTL门电路和CMOS门电路。

1.TTL与非门

（1）TTL与非门的电路结构

TTL与非门电路是TTL门电路的基本单元，它通常由输入级、中间级和输出级3部分组成。其内部电路结构如图1-18所示。

输入级由电阻R1和多发射极晶体管V1组成，它实现了逻辑“与”的逻辑功能。

中间级由电阻R2、R3和晶体管V2组成，实际上是一个分相放大器，从晶体管V2的集电极和发射极同时输出相位相反的两个信号，其射极输出跟随基极变化，为“与”输出端，其集电极输出是基极信号的“非”，因而集电极对输入而言是“与非”输出端。

输出级由电阻R4、R5以及晶体管V3、V4、V5组成，输出级同中间级一起实现“非”的功能，整个电路实现“与非”的逻辑功能。由于V2将相位相反的两个信号分别送到V3和V5的基极，使V4和V5始终处于一个导通、一个截止的状态，从而得到低阻抗输出，提高了“与非”门的负载能力，同时也提高了转换速度。因此，这种电路结构常称为推拉式（或图腾柱）输出。

（2）TTL与非门的工作原理

当输入端A、B、C全为高电平3.6V时，由于多发射极晶体管V1通过R1接电源，使V1的集电结、V2和V5的发射结均正偏而导通，所以V1的基极电位VB1被钳位在2.1V，从而使V1的发射结反偏，此时，V1工作在发射结反偏、集电结正偏的倒置状态（反向放大）。V1的基极电流经集电结全部流入V2的基极，使V2饱和。

V2饱和使其集电极电位VC2≈1V，只能使V3导通，而V4截止。由于V4截止，电源电压通过导通的V2管全部加入V5的基极，使V5迅速饱和导通，输出低电平，即VOL=UCES=0.3V，实现了当输入全为高电平时，输出为低电平的逻辑关系。

当输入有一个或全部为低电平0.3V时，在此电路中，因为电源电压为5V，所以V1的发射结导通，V1的基极电位VB1≈（0.3+0.7）V=1V，使V1集电结、V2和V5的发射结均截止，故V1饱和。由于V2截止，电源电压VCC通过R2使V3和V4导通，输出高电平VOH≈（5-1.4）V=3.6V，即实现了当输入有一个或全部为低电平时，输出为高电平的逻辑关系。

（3）TTL与非门的电路功能

如果用逻辑1表示高电平3.6V，用逻辑0表示低电平0.3V，那么根据前面分析可知，当该电路A、B、C中有一个为0时，输出就为1；只有当A、B、C全部都为1时，输出才为0，故实现了三变量A、B、C的与非运算，即。因此，该电路为一个三输入与非门。

（4）TTL与非门的主要外部特性参数

为了更好地使用各类集成门电路，必须了解它们的外部特性。TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输延迟时间和平均功耗等。

1）输出高、低电平。

① 输出高电平VOH：指与非门的输入至少有一个为接低电平时的输出电平。输出高电平的典型值是3.6V，产品规范值为VOH≥2.4V。

② 输出低电平VOL：指与非门输入全为高电平时的输出电平。输出低电平的典型值是0.3V，产品规范值为VOL≤0.4V。

一般来说，希望输出高电平与低电平之间的差值越大越好，两者相差越大，逻辑值1和0的区别便越明显，电路工作也就越可靠。

2）开门电平与关门电平。

① 开门电平VON：指确保与非门输出为低电平时所允许的最小输入高电平，它表示使与非门开通的输入高电平最小值。VON的典型值为1.5V，产品规范值为VON≤1.8V。

② 关门电平VOFF：指确保与非门输出为高电平时所允许的最大输入低电平，它表示使与非门关断的输入低电平最大值。VOFF的典型值为1.3V，产品规范值VOFF≥0.8V。

开门电平和关门电平的大小反映了与非门的抗干扰能力。具体说，开门电平的大小反映了输入高电平时的抗干扰能力，VON越小，在输入高电平时的抗干扰能力越强。因为输入的高电平和干扰信号叠加后不能低于VON。显然，VON越小，输入信号允许叠加的负向干扰越大，即在输入高电平时抗干扰能力越强。而关门电平的大小反映了输入低电平时的抗干扰能力，VOFF越大，在输入低电平时的抗干扰能力越强。因为输入的低电平和干扰信号叠加后不能高于VOFF，显然，VOFF越大，输入信号允许叠加的正向干扰越大，即在插入低电平时抗干扰能力越强。通常将输入高、低电平时所允许叠加的干扰信号大小分别称为高、低电平的噪声容限。

3）扇入系数与扇出系数。

① 扇入系数NI：指与非门允许的输入端数目，它是由电路制造厂家在电路生产时预先安排好的。一般NI为2～5，最多不超过8。在实际应用中，当要求输入端数目超过NI时，可通过分级实现的方法减少对扇入系数的要求。

② 扇出系数NO：指与非门输出端连接同类门的最多个数，它反映了与非门的带负载能力。根据负载电流的流向，可以将负载分为“灌电流负载”和“拉电流负载”。所谓灌电流负载，是指负载电流从外接电路流入与非门，通常用IIL表示；所谓拉电流负载，是指负载电流从与非门流向外接电路，通常用IIH表示。

一般情况下，带灌电流负载的数目与带拉电流负载的数目是不相等的，扇出系数NO常取二者中的最小值。典型TTL与非门的扇出系数约为10，高性能门电路的扇出系数可高达30～50。

4）平均传输延迟时间。平均传输延迟时间tpd是指一个矩形波信号从与非门输入端传到与非门输出端（反相输出）所延迟的时间。TTL与非门的传输延迟时间如图1-19所示。通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间tPHL；从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间tPLH。

平均延迟时间定义为

平均延迟时间是反映与非门开关速度的一个重要参数。tpd的典型值约为10ns，一般小于40ns。

5）平均功耗。与非门的功耗是指在空载条件下工作时所消耗的电功率。通常将输出为低电平时的功耗称为空载导通功耗PON，而输出为高电平时的功耗称为空载截止功耗POFF，PON总比POFF大。

平均功耗P是取空载导通功耗PON和空载截止功耗POFF的平均值，即

TTL与非门的平均功耗一般为20mW左右。

上面所述只是对TTL与非门的几个主要外部性能指标进行了介绍，有关各种逻辑门的具体参数可在使用时查阅相关集成电路手册和产品说明书。

2.集电极开路的门电路

在TTL与非门中，输出级的输出电阻很低，如果把两个与非门的输出端并联使用，当一个门输出为高电平、而另一个门输出为低电平时，就将有很大的电流同时流过这两个门的输出级，这个电流的数值远远超过正常工作电流，可能损坏门电路。因此，在用与非门组成逻辑电路时，不能直接把两个门的输出端连在一起使用。

克服上述局限性的方法就是把输出级改为集电极开路的晶体管结构，做成集电极开路的门电路（OC门）。

（1）电路结构

图1-20所示是OC门电路的结构，这种门电路就是将图1-18电路中的V3和V4去掉，构成集电极开路与非门。在工作时，需要在输出端外接负载电阻和电源。图1-21为OC门电路的逻辑符号。

工作原理：当输入A、B中有低电平0时，输出Y为高电平1；当输入A、B都为高电平1时，输出Y为低电平0。因此，OC门具有与非功能，逻辑表达式为。

集电极开路与非门与TTL与非门不同的是，它输出的高电平不是3.6V，而是所接电源的电压。

（2）集电极开路门（OC门）的应用

1）实现“线与”逻辑。将两个或多个OC门输出端连在一起可实现“线与”逻辑。图1-22所示为用两个OC门输出端相连后经电阻R接电源UCC实现“线与”逻辑的电路。由图可以看出，，Y1、Y2连在一起，当某一个输出端为低电平0时，公共输出端Y为低电平0；只有当Y1和Y2都为高电平1时，输出Y才为高电平1。所以，Y=Y1Y2，即实现“线与”的逻辑功能。

2）图1-23所示为用OC门组成的电平转换电路。当输入A、B都为高电平时，输出Y为低电平；当输入A、B中有低电平时，输出Y为高电平UCC，因此，选用不同的电源电压UCC，可使输出Y的高电平适应下一级电路对高电平的要求，从而实现电平的转换。

3.三态输出门

（1）三态输出门

三态输出门（TSL）简称为三态门，是指能输出高电平、低电平和高阻3种状态的门电路。

三态输出与非门的逻辑符号如图1-24所示。除了输入端、输出端外，还有一个使能端EN。当使能端有效时，按与非逻辑工作；当使能端无效时，三态门处于高阻状态。若使能端有个小圆圈，则表示在低电平时有效；若使能端没有小圆圈，则表示在高电平时有效。

在图1-24a中，EN高电平有效，当EN=1时，；当EN=0时，Y呈高阻态。在图1-24b中，EN低电平有效，当EN=0时，Y=；当EN=1时，Y呈高阻态。

（2）三态输出门的应用

1）用三态输出门构成单向总线。在计算机或其他数字系统中，为了减少连线的数量，往往希望在一根导线上采用分时传送多路不同的信息，这时可采用三态输出门来实现。用三态门构成的单向总线如图1-25所示。

分时传送信息的导线称为总线。只要在三态输出门的控制端EN1、EN2、EN3上轮流加高电平，且同一时刻只有一个三态门处于工作状态，其余三态门输出都为高阻，则各个三态输出门输出的信号就会轮流送到总线，而且这些信号不会产生相互干扰。

2）用三态输出门构成双向总线。图1-26所示是用三态门构成的双向总线。当EN=1时，G1工作，G2输出高阻态，数据D0经G1反相后的送到总线；当EN=0时，G1输出高阻态，G2工作，总线上的数据D1经G2反相后输出，从而实现数据的双向传输。

4.CMOS逻辑门电路

CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成的，通常称为互补型MOS逻辑电路，简称为CMOS逻辑电路。与TTL集成门电路相比，它具有制造工艺简单、集成度高、输入阻抗高、功耗低、抗干扰性强、体积小等优点，在大规模、超大规模数字集成器件中被广泛应用。

（1）CMOS非门电路

CMOS非门（反相器）是构成CMOS电路的基本结构形式，其电路如图1-27所示。电路中的驱动管VN为NMOS管，负载管VP为PMOS管，两个管子的衬底与各自的源极相连。

CMOS反相器采用正电源UDD供电，PMOS负载管VP的源极接电源正极，NMOS驱动管VN的源极接地。两个管子的栅极连在一起作为反相器的输入端，两个管子的漏极连在一起作为反相器的输出端。为保证电路正常工作，UDD应不低于两个MOS管开启电压的绝对值之和。

当输入ui为低电平UIL、且小于UTN（MOS管的开启电压）时，VN截止。但对于PMOS负载管来说，由于栅极电位较低，使栅源电压的绝对值大于开启电压的绝对值，所以VP导通。由于VN的截止电阻远比VP的导通电阻大得多，所以电源电压差不多全部降在驱动管VN的漏源之间，使反相器输出高电平UOH≈UDD。

当输入ui为高电平UOH、且大于UTN时，VN导通。但对于PMOS管来说，由于栅极电位较高，使栅源电压绝对值小于开启电压的绝对值，所以VP截止。由于VP截止时相当于一个很大的电阻，而VN导通时相当于一个较小的电阻，所以电源电压几乎全部降在VP上，使反相器输出为低电平且很低，即UOL≈0。可见，图1-27所示电路完成非门的功能。

由于CMOS反相器处于稳态时，无论是输出高电平还是输出低电平，其驱动管和负载管中必然是一个截止而另一个导通，所以电源可向反相器提供仅为纳安级的漏电流，因此CMOS反相器的静态功耗很小。

（2）CMOS与非门

图1-28所示为两个输入端的CMOS与非门电路，两个串联的NMOS管VN1和VN2作为驱动管，两个并联的PMOS管VP1和VP2作为负载管。

当输入A、B都为高电平时，串联的NMOS管VN1和VN2都导通，并联的PMOS管VP1和VP2都截止，因此输出Y为低电平；当输入A、B中有一个为低电平时，两个串联的NMOS工作管中必有一个截止，于是电路输出Y为高电平。可见，电路的输出与输入之间是与非逻辑关系，即。

（3）CMOS或非门

图1-29所示为两个输入端的CMOS或非门电路，电路中两个PMOS负载管串联，两个NMOS驱动管并联。

当输入A、B中至少有一个为高电平时，并联的NMOS管VN1和VN2中至少有一个导通，串联的PMOS管VP1和VP2中至少有一个截止，于是电路输出Y为低电平；当输入A、B都为低电平时，并联的NMOS管VN1和VN2都截止，串联的PMOS管VP1和VP2都导通，因此电路输出Y为高电平。可见，电路实现或非逻辑关系，即。

（4）COMS传输门

在数字系统中，有时需要由时钟脉冲来控制信息的传输，因此需要一种称为信号传输控制门的特殊门电路，简称为传输门（TG）。传输门实际就是一种传输模拟信号的模拟开关，这是一般逻辑门无法实现的。

CMOS传输门由一个P沟道和一个N沟道增强型MOS并联而成，其电路图如图1-30a所示，图1-30b所示为其逻辑符号。VN和VP是结构对称的器件，由于它们的漏极和源极是可以互换的，所以CMOS传输门为双向器件，它的输入端和输出端也可以互换使用。

设高电平为10V，低电平为0V，电源电压为10V，开启电压为3V，则传输门的工作情况可以描述如下。

1）当C=1时，若输入电压为0～7V，则VN的栅源电压不低于3V，因此VN管导通；若输入电压为3～10V，同理，VP管导通。即在输入电压为0～10V的范围内，至少有一个管子是导通的，输入电压可以传送到输出端，此时传输门相当于接通的开关。

2）当C=0时，无论输入电压在0～10V之间如何变化，栅极和源极之间的电压都无法满足管子导通沟道产生的条件，所以两个管子都截止，输入电压无法传送到输出端。此时传输门相当于断开的开关。

当传输门的控制信号由一个非门的输入和输出来提供时，就构成一个CMOS双向模拟开关，其电路如图1-31所示。工作原理如下。

当C=0时，传输门输出高阻，输入ui不能传到输出端；当C=1时，传输门开通，输入ui可以传输到输出，uo=ui。由于传输门本身是一个双向开关，所以图1-31电路也是一个双向模拟开关，输入端和输出端可以互换。

1.2.5 集成门电路的使用

1.集成门电路的种类及命名方法

按其内部有源器件的不同，集成门电路可分为两类，一类是双极型晶体管TTL集成门电路，另一类是单极型CMOS器件构成的逻辑电路。CMOS工艺是目前集成电路的主流工艺。

CMOS器件的系列产品有4000系列、HC、HCT、AHC、AHCT、LVC、ALVC及HCU等。其中4000系列为普通CMOS；HC为高速CMOS；HCT为能够与TTL兼容的CMOS；AHC为改进的高速CMOS；AHCT为改进的能够与TTL兼容的高速CMOS；LVC为低压CMOS；ALVC为改进的低压COMS；HCU为无输出缓冲器的高速CMOS。

国产TTL电路有54/74、54/74H、54/74S、54/74LS、54/74AS、54/74ALS、54/74F共7大系列。

CMOS、TTL器件的命名方法如下。

例如，CC54/74HC04MD的含义如下。

第一部分C：国标，中国。

第二部分C：器件类型，CMOS。

第三部分54/74HC04：器件系列品种，54为国际通用54系列，军用产品；74为国际通用74系列，民用产品；HC为高速CMOS，04为六反相器。

LS：低功耗肖特基系列；空白：标准系列；H：高速系列；S：肖特基系列；AS：先进的肖特基系列；ALS：先进的低功耗肖特基系列；F：快速系列，速度和功耗都处于AS和ALS之间。

第四部分M：工作温度范围，M为-55～+125℃（只出现在54系列），C为0～70℃（只出现在74系列）。

第五部分D：封装形式，D为多层陶瓷双列直插封装，J为黑瓷低熔玻璃双列直插封装，P为塑料双列直插封装，F为多层陶瓷扁平封装。

又例如，CT74LS04CJ的含义如下。

第一部分C：国标，中国。

第二部分T：器件类型，TTL。

第三部分74LS04：器件系列品种，74为国际通用74系列，民用产品；04为六反相器。

第四部分C：工作温度范围，C为0～70℃（只出现在74系列）。

第五部分J：封装形式，J为黑瓷低熔玻璃双列直插封装。

2.集成门电路引脚排列

集成门电路（IC芯片）外引脚的序号确定方法是：将引脚朝下，由顶部俯视，从缺口或标记下面的引脚开始逆时针方向计数，依次为1，2，3，…，n。一般情况下，74系列芯片，缺口下面的最后一个引脚接地引脚，缺口上面的引脚为连接电源引脚。集成电路的引脚排列图如图1-32所示。在标准型TTL集成电路中，电源端UCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为UCC，7脚为GND。

若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。

3.常用集成电路芯片

（1）集成门电路的形式

集成门电路通常在一片芯片中集成多个门电路，常用的集成门电路主要有以下几种形式。1）2输入端4门电路。即每片集成电路内部有4个独立的功能相同的门电路，每个门电路有两个输入端。

2）3输入端3门电路。即每片集成电路内部有3个独立的功能相同的门电路，每个门电路有3个输入端。

3）4输入端2门电路。即每片集成电路内部有两个独立的功能相同的门电路，每个门电路有两个输入端。

（2）与门和与非门

与门和与非门常用集成芯片如下。常用与门和与非门芯片的引脚排列图如图1-33所示。

1）74LS08内含4个2输入端与门，其引脚排列图如图1-33a所示。

2）74LS00内含4个2输入与非门，其引脚排列图如图1-33b所示。

3）74LS10内含3个3输入与非门，其引脚排列图如图1-33c所示。

4）74LS20内含两个4输入与非门，其引脚排列图如图1-33d所示。

5）CC4011内含4个2输入端CMOS与非门，其引脚排列图如图1-33e所示。

（3）或门和或非门

或门和或非门常用芯片如下。常用或门和或非门芯片的引脚排列图如图1-34所示。

1）74LS02内含4个2输入端或非门，其引脚排列图如图1-34a所示。

2）74LS32内含4个2输入端或门，其引脚排列图如图1-34b所示。

3）74LS27内含3个3输入端或非门，其引脚排列图如图1-34c所示。

4）CC4001内含4个2输入端CMOS或非门，其引脚排列图如图1-34d所示。

5）CC4002内含两个4输入端CMOS或非门，其引脚排列图如图1-34e所示。

6）CC4075内含3个3输入端CMOS或门，其引脚排列图如图1-34f所示。

（4）与或非门

74LS54芯片为4路与或非门，其引脚排列图如图1-35所示。内含有4个与门，其中两个与门为2输入端，另两个与门为3输入端，4个与门再输入到一个或非门。

（5）异或门和同或门

1）74LS86芯片为2输入端4异或门，其引脚排列图如图1-36a所示。

2）CC4077芯片为2输入端4同或门，其引脚排列图如图1-36b所示。

（6）非门

TTL反相器74LS04芯片和CMOS反相器CC4069芯片的引脚排列相同，内含6个非门，其引脚排列图如图1-37所示。

4.集成逻辑门电路的使用

（1）对电源的要求

电源电压有两个，即额定电源电压和极限电源电压。额定电源电压指正常工作时电源电压的允许大小：TTL集成电路对电源电压要求比较严格，除了低电压、低功耗系列外，通常只允许在5（1±5%）V（54系列为5（1±10%）V的范围内工作，若电源电压超过5.5V，则将损坏器件；若电源电压低于4.5V，则器件的逻辑功能将不正常。CMOS电路为3～15V（4000B系列为3～18V）。在安装CMOS电路时，电源电压极性不能接反，否则输入端的保护二极管会因过电流而损坏。极限工作电源电压是指超过该电源电压器件将永久损坏。TTL电路的极限工作电源电压为5V，4000系列CMOS电路的极限工作电源电压为18V。

（2）多余输入端的处理

集成电路输入引脚的多少在集成电路生产时就已被固定，在使用集成电路时，有时可能会出现多余的引脚（多余输入端），应根据需要进行适当处理。

对与门和与非门的多余输入端，可直接或通过电阻接到电源UCC上，或将多余的输入端与正常使用的输入端并联使用。对TTL与门和与非门的多余输入端虽然理论上可以悬空，但一般不要悬空，以免受干扰，造成电路错误动作；对CMOS集成电路的输入端不能悬空，否则会因感应静电或各种脉冲信号而造成干扰，甚至损坏集成电路。与门和与非门多余输入端的处理如图1-38所示。

对或门和或非门的多余输入端，应接地或者与有用输入端并接，对其处理如图1-39所示。

（3）对输出负载的要求

除OC门和三态门外，普通门电路的输出都不能并接，否则可能烧坏器件；门电路的输出带同类门的个数不得超过扇出系数，否则可能造成状态不稳定；在速度高时带负载应尽可能少；当门电路输出接普通负载时，其输出电流应小于IOLmax和IOHmax。

（4）工作及运输环境问题

温度、湿度、静电等都会影响器件的正常工作。应注意如54TTL系列和74TTL系列工作温度的区别。

在工作时，应注意静电对器件的影响。一般通过下面方法克服其影响：在运输时采用防静电包装，存放CMOS集成电路时要屏蔽，一般将其放在金属容器内，也可以用金属箔将引脚短路。使用时应保证设备接地良好；测试器件时应先开机再加信号，关机时应先断开信号后关电源；不能带电把器件从测试座上插入或拔出。