第四节　运算器

在数字系统中，实现算术运算和逻辑运算的电路称为运算电路。算术运算电路一般能实现加、减、乘、除等四则运算；而逻辑运算电路主要实现逻辑加、逻辑乘、逻辑非等功能。目前在计算机中都是将算术运算分解成若干步加法运算来完成的，因此，加法器是构成算术运算器的基本单元。

一、加法器

1.半加器

不考虑低位来的进位将两个1位二进制数相加，称为半加。实现半加运算的组合电路称为半加器。

按照二进制加法运算规则可以列出两个1位二进制数相加的真值表，如表2-13所示。其中A、B是两个加数，S为相加的和，CO为向高位的进位。半加器的逻辑图、逻辑符号如图2-25所示。由真值表可得出和S、进位CO的函数表达式为

2.全加器

两个同位的二进制数和来自低位的进位3个数相加，称为全加，实现全加运算的组合电路称为全加器。

例如，两个4位二进制数A=1011，B=1110相加，运算如下：

如果用Ai、Bi表示第i位的两个二进制数，Ci-1表示低位向i位送来的进位，Si表示i位的全加和，Ci表示向高位的进位，按照全加运算规则可以列出真值表，见表2-14。由真值表可得出和数Si、进位数Ci的函数表达式：

根据上式就可以用异或门组成全加器。Ci的表达式中不直接写出最简与或表达式，而是利用Si中已存在的，从而简化整体电路。全加器的逻辑图、逻辑符号如图2-26所示。

对上述表达式进行适当变换，这样全加器还可以用与非门组成，也可制成专用的集成全加器。如双全加器74LS183就是在对上述表达式进行变换后，用异或非门制成的集成全加器。

二、集成加法器

集成加法器就是将多个全加器集成到一个芯片上，是利用多个全加器组成多位二进制数加法运算的电路。

实现多位二进制数的加法运算电路很多，并行相加逐位进位的加法器是其中的一种。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可采用TTL集成加法器T692来完成。

图2-27为T692的逻辑图、引脚排列图，其功能是实现4位二进制数并行相加、逐位进位。它由4个全加器组成，它们之间的级联方式已在电路内部解决，即依次将低位的进位输出端CO接到高位的进位输入端CI，这样就构成了4位加法器。显然，每一位的加法运算，都必须等到低位加法完成并送来进位之后才能进行，这种进位方式称为串行进位。

这种加法器的优点是电路结构简单，缺点是运算速度低。在速度要求不高的情况下，这种加法器仍不失为一种可取的电路。

为了提高运算速度，必须设法减小由于进位信号逐级传送所消耗的时间。这样就产生了超前进位（又称先行进位或并行进位）的加法器。集成电路加法器74LS283、T693、CC4008等就是4位超前进位二进制并行加法器。图2-28为中规模集成4位全加器74LS283的引脚排列图和逻辑符号。

超前进位的加法器在电路设计时增加一个逻辑判断电路，使之超前得出每一位全加器的进位输入信号。这种超前进位输入信号，可根据全加器真值表的运算规则得到，当AB=1或A+B=1且CI=1时，在这两种情况下会产生进位信号。有了超前进位信号后就不必逐位传递进位信号了，这就提高了运算速度。

在计算机系统中常用4位二进制加法器作为运算单元。计算机中的一个字节是由8位二进制数组成的，而字长是指参与算术运算的二进制位数，一般是字节的整数倍。在8位机中，可用两块74LS283构成，其电路如图2-29所示。电路连接时，将低4位集成片的C-1接地，C3进位接到高4位的C-1端，两个二进制数A、B分别从低位到高位依次接到相应的输入端，就可实现8位超前进位的并行加法运算。应该指出，这种运算速度的提高是以增加电路的复杂程度为代价的，加法运算的位数越多，电路复杂程度越大。

三、算术逻辑单元（ALU）简介

算术逻辑单元（arithmetic logical unit，ALU）是中央处理器（CPU）的执行单元，是中央处理器的核心组成部分；是用来完成算术运算、逻辑判断、逻辑运算和信息传递的部件，或者说是数据处理的主要部件。在计算机系统中，将能完成多种算术运算，又能完成各种逻辑操作功能的电路称为算术逻辑单元，简称ALU。对ALU来说，任何数学运算都可以由加法运算和逻辑移位操作来实现，所以ALU主要由加法器、移位电路、逻辑运算部件、寄存器和控制电路组成，而加法器是ALU的核心部件。在指令译码器产生的操作控制信号作用下，完成各种算术运算、逻辑运算或其他操作。执行运算后，运算结果送到某寄存器，或送到芯片外的存储器进行保存。

算术逻辑单元与超前进位的加法器相比，具有下列特点：

①功能强。可实现多种算术运算和逻辑运算。

②速度快。它内部有超前进位功能。

③级联简单，使用方便。