1.9 F28335最小硬件系统设计

DSP最小硬件系统是指能使DSP芯片正常运行的最少硬件系统。F28335的最小硬件系统由F28335器件、电源电路、复位电路、时钟电路、JTAG接口电路组成。

F28335最小硬件系统的片上RAM容量为34K×16位，足以运行CPU定时器中断实例，RAM测试实例，SCI自闭环通信实例等外设模块工程文件，甚至可以运行如8点FFT实例等数字信号处理算法应用程序。

F28335器件采用双组电压源供电，CPU内核电源电压VDD为1.9V，I/O模块电源电压VDDIO为3.3V。这两组供电电压有上电顺序要求，即VDD应先于VDDIO或与之同时。如果I/O模块VDDIO先于内核VDD上电，由于此时内核不工作，I/O输出缓冲器中的晶体管有可能打开，从而在输出引脚上产生不确定状态，对整个系统造成影响。TI公司为DSP器件提供上电顺序控制的专用双路稳压电源芯片，输入电压为+5V，输出一路3.3V和另一路为可调输出电压，通过电阻网络可调整到1.9V，常用型号是TPS676D301和TPS73HD301，每路提供1A的电流，还提供两路低电平有效复位脉冲，可任选一路作为DSP芯片上电复位脉冲。

F28335时钟电路通常采用内部振荡器输入引脚X1和X2跨接30MHz晶体振荡器的内部振荡器电路模式，通过片上PLL（锁相环）电路将振荡器频率倍频5倍达到F28335器件最高工作频率150MHz。

JTAG接口电路是一种遵循IEEE 1149.1国际标准的边界扫描串行接口电路，普遍用于大规模集成电路的仿真、测试、烧写。DSP器件的JTAG接口电路采用通用7×2双排14芯插座设计，把DSP器件的JTAG接口信号引到JTAG接口插座。

若F28335最小硬件系统选用F28335器件封装形式为LQFP（薄形四方扁平封装），则可以采用双层PCB板设计，手工焊接。若双层PCB板尺寸设为90mm×95mm，不仅能布下F28335最小硬件系统所需的所有电路器件以及两个2×100双排1.27mm间距的插头／插座，来扩展DSP器件电源信号引脚和所有GPIO信号引脚到底板上，而且还能布下64K/128K/256K的SRAM扩展芯片、CPLD芯片等。