1.3 可制造性检查与设计制造协同优化

集成电路生产分成设计和制造两部分。设计公司完成电路设计，并把完成后的版图发送给代工厂；代工厂根据版图制备掩模，完成芯片的制造。掩模也可以由其他独立的掩模公司制备完成后，发送给代工厂用于流片。设计与制造之间最重要的交互件就是版图。从设计公司的角度讲，版图必须正确地对应设计电路，以保证实现设计所需要的功能；从代工厂的角度讲，版图必须具备可制造性，即在当前的工艺水平下，版图可以通过光刻和刻蚀被忠实地转移到衬底上。

在最初的大尺寸技术节点下，并不需要过多地考虑设计者和制造厂之间交流的问题，两者的工作可以相对独立。在250 nm以上技术节点时代，版图可以不经修正，直接发送给掩模厂进行后续工序。从180 nm技术节点开始，曝光时的衍射和干涉效应不能被忽略，必须对版图引进邻近效应修正（OPC）。65 nm技术节点以下，即使使用了各种分辨率增强技术，有些版图仍然无法曝光，集成电路生产厂就需要设定规则对版图的设计进行限定和要求，即可制造性设计（design for manufacturability，DFM）。设计出的版图必须通过可制造性检查才能发给掩模厂（代工厂）。在诸多制造工艺中光刻是唯一能产生图形的工艺，所谓的可制造性检查主要是指光刻工艺的可行性和工艺窗口检查。

1.3.1 可制造性检查（DFM）

DFM主要是依托于严格的设计规则检查（design rule correction，DRC）。代工厂向设计公司提供一个比较完善的设计规则数据库（design rule library），这个库里面包含有各种不适合光刻工艺的图形。软件把设计版图拆分，与这个数据库里的图形对照，从而发现并标注出不适合制造的部分。

在先进节点，版图的复杂度有了大幅度的提高，特别是二维（2D）图形较多。为此，在传统DRC的基础上，EDA公司又开发了很多附加功能。

（1）图形匹配（pattern matching）又叫DRCplus。该软件在版图中找2D的图形，根据DRC，检查其可制造性。它可以发现2D图形的坏点（hotspots），但缺点是它只能检查出有规则设定的2D图形。

（2）光刻工艺检查（litho-friendly design，LFD）是在版图发送到掩模厂之前（tapeout）的一个验证工具（verification tool），它帮助确定版图对工艺变化的灵敏度，即计算工艺变化的带宽（PV-band）。它用于计算的模型（model）是由OPC提供的。

（3）可制造程度分析（manufacturing analysis and scoring，MAS），它根据规则对版图做评估，统计出违反某个特定规则的比例和在版图上的分布。

（4）提高工艺良率的工具（yield enhancement suite，YES）。这个软件根据有关的规则在版图上添加一些有利于工艺和器件可靠性的图形，如增加多余的通孔（redundant via）、把方形的通孔改变成长形（via bar）的、增大金属层图形的面积等。

1.3.2 设计与制造技术协同优化（DTCO）

随着技术节点的进一步缩小，设计和工艺愈加复杂。在可制造性设计的基础之上，集成电路制造提出了一种新的技术理念，即设计与制造协同优化（design and technology co-optimization，DTCO）^[7]。作为DFM思想的发展进化，DTCO综合考虑设计与制造各方面的情况，架起了设计者和代工厂之间双向交流的桥梁，对提升集成电路制造的工艺良率具有十分重要的意义。

DFM是基于成熟的设计规则，即其所依赖的工艺技术基本研发完成；而DTCO主要用于早期的研发，并延伸到良率提升（yield learning）阶段。另外，DFM的规则是代工厂的工艺工程师提供给设计工程师的，它是一个方向的交流，DTCO则提供了双向的信息交流。

图1-16是一个保证光刻工艺可行性的DTCO流程，由Mentor公司提供。首先对各种设计图形做光刻工艺难度评估，产生一个尽量完备的坏点库（hotspots library）。这个坏点库将来用于检查版图，图形匹配软件检查版图中的各部分，并与坏点库中的图形进行对比，找出可制造性差的部分。这个流程中的“设计空间探索”是指使用一种专门的图形生成软件（layout schema generator，LSG）基于基本设计规则（ground design rule）生成各种图形（clips）。这一软件使用Monte Carlo算法，像搭积木一样生成各种图形，图形的宽度则由基本设计规则确定。流程中的“光刻工艺难度评估”就是光刻仿真软件，它对LSG生成的图形做光刻仿真计算，以确定其可制造性。

图1-16 一个保证光刻工艺可行性的DTCO流程