1.7.2 LV/HV兼容BiCMOS

把LV/HV CMOS与双极型器件（NPN、PNP等）整合在一起，以形成LV/HV BiCMOS。该工艺有许多种，但归纳起来可以分成两类：一类是以 LV BiCMOS[C]工艺为基础，引入漂移区的偏置栅结构和E/B/C轻掺杂工艺，以制得HV器件的相容技术，并以LV/HV BiCMOS[C]来表示；另一类是以LV BiCMOS[B]工艺为基础，引入漂移区的偏置栅结构和E/B/C轻掺杂工艺，以制得HV器件的相容技术，并以LV/HV BiCMOS[B]来表示。

● 双极型器件高压结构。在LV/HV BiCMOS电路中，不仅采用HV NMOS和HV PMOS器件，而且也会使用双极型HV NPN和HV PNP器件。设计高击穿电压双极型器件，要求达到高的集电极-基极击穿电压、集电极-发射极击穿电压，在某些时候还要求较高的发射极-基极击穿电压，还应考虑衬底（隔离）结（C-S结）即高的集电极-衬底击穿电压。由于集成电路中衬底总是接电路的最低电位，因此C-S结通常总是承受电路中的最高反向电压。但因为衬底一般是高电阻率材料，而隔离扩散又是深结扩散，结的杂质浓度梯度较小，所以在常规工艺下，C-S结的击穿电压总是比其他三种结的击穿电压高。一般发射结的击穿电压只有6～9V，但因该结通常是正向工作的，即使反向运用时，也并不需要很高的耐压。所以在集成电路中应考虑的是与集电结有关的两个击穿电压：发射极开路时的集电极-基极反向击穿电压BU_CBO和基极开路时的集电极-发射极反向击穿电压BU_CEO。

集成双极型中的BU_CEO和BU_CBO主要取决于外延层的厚度、电阻率及结深。只要选取适当的硅外延层厚度、电阻率及结深度，就可以得到所需要的 HV双极型器件。外延层厚度不能太薄，否则因埋层杂质向上扩散，会使BU_CBO明显下降。外延层电阻率也会因埋层杂质向上扩散而下降，进而影响BU_CBO。基区扩散结深一些，对提高BU_CBO有利。

在低压控制逻辑和高压输出兼容的集成电路中，为了便于高低压MOS和双极型器件兼容集成，通常采用具有漂移区的偏置栅结构的HV MOS器件和E/B/C具有轻掺杂区结构的HV双极型器件。改变漂移区的长度、宽度、结深度、掺杂浓度及施加场极板和改变 E/B/C轻掺杂区结深度、浓度等可以得到更高的电压。高压双极型器件，通常高压为30～100V，它的结构如图1-18所示。

图1-18 HV双极型剖面结构（参阅附录B-[2]）