第2章 单阱CMOS芯片与制程剖面结构

单阱CMOS有P-Well和N-Well两种。P-Well CMOS集成电路是在一个N型硅衬底上同时制造出增强型NMOS和增强型PMOS器件等。在该工艺中，首先要在原材料上将阱区确定出来，然后向阱区注入或扩散掺杂，其浓度足以过补偿N型衬底和提供很好的控制，以得到所希望的P型掺杂形成的阱（P-Well）。为确保这种控制，P-Well的掺杂浓度一般比N型衬底浓度高一个数量级。然而，如果P-Well掺杂浓度过高，则会在NMOS器件中产生不良影响，如增加背栅压效应和增大源/漏到P-Well的电容。因此，工艺中要得到合适的阱区掺杂浓度。该掺杂浓度和掺杂深度会影响NMOS器件的阈值电压和击穿电压。为了获得较低的阈值电压，需要较深的 P-Well扩散和较高的电阻率，但 P-Well太深会由于横向扩散的影响而使 NMOS器件和PMOS器件间距加大，使芯片面积增大。

由此可知，P-Well CMOS电路采用N型硅作为衬底。在该衬底中用硼离子注入加再扩散方法形成深P-Well。NMOS器件制作在P-Well中，PMOS器件制作则在N型硅衬底上，而P-Well制作在N型衬底中。在硅衬底表面层几平方微米或更小的区域通过制程形成各种元器件并连接成集成电路，而衬底表面层以下厚的区域作为基体。

在MOS集成电路中，N型衬底通常与电路中电压高的部分相连，P-Well通常与电路中电压低的部分相连，以避免阱内及阱与衬底间的 PN结正向偏置。由于阱与硅衬底其余部分之间完全是依靠 PN结隔离的，因此可靠的阱接触是十分重要的。这样可以保证电路正常工作时PN结始终反向偏置，从而能够起到有效的隔离作用。

由于阱的掺杂浓度总是比衬底的高，因此阱中的器件沟道掺杂浓度就要比直接制作在衬底上的高，于是体效应随掺杂浓度的增加而增大，而且出现沟道迁移率下降、输出电导率下降、结电容增加等问题。

集成电路是经过很多道工艺制成的，如形成二氧化硅膜的热氧化工艺，将杂质掺入硅中的杂质扩散和离子注入工艺，将电路图形复制到硅片表面的制版和光刻工艺，以及各种薄膜的淀积工艺等。使用这些基础工艺，在硅片上按照一定的图形和结构制造出所需要的电路。

本章先介绍P-Well CMOS电路的各种制造技术。采用芯片剖面结构技术和计算机所提供的软件，可以得到各种P-Well CMOS制程剖面（或平面/剖面）结构示意图。

注意：元器件和芯片剖面结构示意图指的是上表面结构，为了简明起见，背面和侧面结构都不画出。在全书各章节不同位置都用参阅附录B-[2]做了附注。