2.8.3 工艺制程
由工艺规范确定的各个基本工序、相互关联及将其按一定顺序组合，构成图2-15所示的HV N-Well CMOS芯片结构的制程。为实现此制程，在N-Well CMOS（A）制程中，消去与引入部分基本工艺，不仅增加了制造工艺，技术难度增大，使芯片结构发生了明显的变化，而且改变了制程，从而实现了HV N-Well CMOS制程。
由多次氧化、光刻、杂质扩散、离子注入、薄膜淀积及溅射金属等各个基本工序构成芯片制程，形成了以下元器件及其杂质层、介质层和互连金属层。
（1）电路芯片中的各个元器件：NMOS、PMOS、N-Well电阻及Poly电阻。
（2）这些电路元器件所需要的精确控制的硅中的杂质层：N-Well、PF、NF、沟道掺杂、DN-、DP-、N+、P+、N-Poly、N+Poly等。
（3）集成电路所需要的介质层：F-Ox、G-Ox、Poly-Ox、BPSG、LTO等。
（4）将这些电路元器件连接起来形成集成电路的金属层：AlSi。
应用计算机，依据HV N-Well CMOS芯片制造工艺中各个工序的先后次序，把各个工序互相连接起来，可以得到制程。它由各个工序所组成，而工序则由各个工步来实现。根据设计电路的电气特性要求，选择工艺序号和工艺规范号，以便得到所需要的工艺参数和电学参数。
应用芯片结构技术，依据图2-15电路芯片剖面结构和制造工艺各个工序，利用计算机和相应的软件，可以描绘出芯片制程中各个工序的剖面结构，依照各个工序的先后次序，把各个工序剖面结构互相连接起来，可以得到如图2-16所示的制程剖面结构示意图。该图直观地显示出HV N-Well CMOS制程中芯片表面、内部元器件及互连的形成过程和结构的变化。
HV N-Well CMOS制程主要特点如下所述。
（1）P场区和N场区分别进行11B+和31P+注入，并增加场区氧化层厚度，以提高场区阈值电压。
（2）较厚的场区氧化层。因此，选用场氧化的温度要合适。在合适的温度下，减小窄沟道效应，避免跨导下降，有利于提高电路性能。
（3）源漏区做同型双扩散，以形成N+/DN-或P+/DP-结构，提高结的击穿电压。
制程中使用了14次掩模，各次光刻确定了HV N-Well CMOS芯片各层平面结构与横向尺寸。工艺完成后确定了：
（1）芯片各层平面结构与横向尺寸；
（2）剖面结构与纵向尺寸；
（3）硅中的杂质浓度、分布及结深；
（4）电路功能和电气性能等。
芯片结构及尺寸和硅中杂质浓度及结深是制程的关键（参见附录 B-[20]）。它们与下列工艺参数有关：
（1）衬底硅电阻率；
（2）阱深度、掺杂浓度及其分布；
（3）场氧化层和栅氧化层厚度；
（4）有效沟道长度；
（5）源漏结深度及薄层电阻等；
（6）器件的阈值电压、源漏击穿电压、跨导及漏电流等。
制程完成后，能否达到芯片的要求，满足设计电路性能指标，关键取决于各工序的工艺规范值。所以芯片制造中要严格遵守各工序的工艺规范才能得到合格的电路。
这里要指出，对于较高电压下工作的电路，场阈值电压（|UTFP|，UTFN）要求较高，为了防止由于P型衬底和N-Well区的场阈值电压较低而引起漏电流，可以采用P衬底的沟道阻断（截止）N+环和N-Well内的沟道阻断P+环，通过环区的高浓度N+及P+扩散层，使得在适当厚场的场区SiO2情况下得到较高的场阈值电压，这种带有沟道阻断环的N-Well CMOS工艺，加大了芯片面积，使集成度受到限制。
制程完成后，先测试晶圆PCM数据，达到规范值后才能测试芯片电气特性。如果主要的PCM数据未达到规范值，偏离数值很大，则要对该晶圆进行报废处理。