碳化硅功率器件:特性、测试和应用技术
上QQ阅读APP看书,第一时间看更新

1.1.2 Si功率MOSFET

1.1.2.1 MOSFET基本原理

MOSFET是Metal-Oxide-Semiconductor Field-Effect Transistor的缩写,中文名为金属-氧化物-半导体场效应晶体管,是一种常用的单极型开关管。n沟道MOSFET的基本结构如图1-9所示,具有源极(Source)、漏极(Drain)和栅极(Gate)三端,并由栅极金属层(Metal)、作为绝缘材料的SiO2氧化物层(Oxide)和p型衬底半导体层(Semiconductor)形成了M-O-S结构。

当栅-源电压VGS为正时,栅极带正电荷,会在栅极下端的p区感应出带负电荷的反型层。当VGS足够高时,反型层将源极和漏极的n+区连通,形成沟道。此时施加正向漏-源电压VDS,电子通过沟道流通,MOSFET导通。而当VGS不够高时,无法形成沟道,MOSFET关断,由反向偏置的pn结承受外加电压。

1.1.2.2 功率MOSFET种类与结构

1.横向双扩散MOSFET和垂直双扩散MOSFET

n沟道MOSFET的导通依赖于栅极下方p区反型后形成的沟道,关断时主要由漏极侧的pn结展宽承受电压。当将图1-9所示结构的MOSFET用作功率器件时存在矛盾:栅极下方p区长度不够时,MOSFET无法承受较高的反向电压,无法满足高压应用的要求;而当栅极下方p区长度过大时,沟道导通电阻过大,导致损耗增加,无法满足大电流应用的要求。

为了调和上述矛盾,在p区和漏极n+区增加一个低掺杂的n-区作为漂移区,成为横向双扩散MOSFET,即LDMOS(Laterally Double-Diffused Metal-Oxide Semiconductor),如图1-10所示。当LDMOS承受反向电压时,由于p区掺杂浓度远高于漂移区,因此耗尽区主要在漂移区扩展,阻断电压主要由漂移区的长度和掺杂浓度决定。此外,漂移区的电阻率低于沟道。则对于LDMOS,只需要增大漂移区的长度,就可以在提升阻断电压的同时使导通电阻相对增加得更少,实现了对阻断电压和导通电阻的折中。

图1-9 n沟道MOSFET结构

图1-10 n沟道LDMOS结构

为了提高耐压能力,就需要不断增大LDMOS漂移区的长度,从而导致漂移区导通电阻增大。同时,电流是在LDMOS表面是从漏极到源极横向流动的,而大部分衬底材料没有得到有效利用,占用芯片面积较大,不利于MOSFET的小型化。

为了改善上述问题,将漏极移动到芯片的背面、与源极和栅极相对,成为垂直双扩散MOSFET,即VDMOS(Vertical Double-Diffused Metal-Oxide Semiconduc tor),如图1-11所示。在VDMOS中,电流垂直穿过MOSFET,最大限度地利用了漂移区,使其横截面积最大、沟道宽度最宽,从而显著降低了漂移区的导通电阻。VDMOS的阻断电压主要由漂移区的厚度决定,只需要增大漂移区厚度就可以提高阻断电压,不会影响芯片面积。另外,源极和漏极分别位于芯片的两面,轻松解决了高电压器件的绝缘问题。

按照电子流过VDMOS的顺序,其导通电阻RDS(on)依次包括:源极电阻RSource、沟道电阻Rch、电子离开DMOS元胞时JFET效应使元胞间电流通路变窄带来的电阻RJFET、漂移区电阻Rdrift和漏极电阻RDrain,如图1-12所示。

图1-11 n沟道VDMOS结构

图1-12 n沟道VDMOS导通电阻构成

不同电压等级的VDMOS,其各部分导通电阻占总RDS(on)的比例见表1-1。低压VDMOS中,RchRJFET占比较大;高压VDMOS中,Rdrift占总RDS(on)中的绝大部分。为了降低RDS(on),针对低压和高压器件,分别开发了沟槽技术和超级结技术,将在下文中详细介绍。

表1-1 VDMOS各部分导通电阻占比[1]

2.沟槽栅MOSFET和屏蔽栅MOSFET

提高VDMOS的元胞密度可以降低Rch,但会使RJFET增大,两者存在矛盾。通过使用沟槽栅技术,将栅极结构从贴在芯片表面变为分隔在元胞间的沟槽,从而使沟道从水平方向转变为竖直方向,成为沟槽栅MOSFET,即Trench MOSFET,如图1-13所示,常见的沟槽栅有V形和U形。

VDMOS的JFET效应主要是由于元胞的pnp结构产生两个反偏的耗散层,同时n-区浓度较低,因此耗散层较宽,限制了元胞间电流通路的截面积。沟槽栅结构避免了pnp结构的产生,竖直沟道的出口直接连接了开放的漂移区,JFET效应被完全消除。此外,相比水平方向,垂直方向沟道占用芯片面积很少,元胞密度可以进一步提高。则在相同的器件尺寸下,更多的元胞并联也会使Rdrift减小。

图1-13 n沟道沟槽栅MOSFET结构

当采用沟槽栅后,单个元胞的栅极与漂移区接触面积变大,同时元胞密度更高,这使得栅-漏电容CGD也随之变大,导致栅电荷QG变大、驱动损耗增加、开关速度变慢。为了降低CGD,在沟槽栅中增加一层屏蔽栅,将下半部分的屏蔽栅与源极相连,成为屏蔽栅MOSFET,即SGT(Shielded Gate Trench)MOSFET,如图1-14所示。这就使得原本的CGD转换为栅-源电容CGS和漏-源电容CDSCGD显著降低。

3.超级结MOSFET

高压VDMOS的RDS(on)主要由Rdrift决定,同时漂移区厚度决定阻断电压,其单位面积导通电阻RDS(on),sp与阻断电压的2.5次方成正比。RDS(on),sp随着阻断电压的升高而迅速增大,使得VDMOS无法同时满足高阻断电压和大电流,限制了其应用领域。

采用超级结技术,在VDMOS的基础上将p区向下垂直延伸,成为超级结MOSFET,即SJ-MOSFET(Super Junction MOSFET),如图1-15所示。在截止状态下,p柱和n-柱形成横向pn结,产生横向耗尽,只要满足pn柱区的电荷平衡,就可以使空间电荷区横向展宽,将n-区全部耗尽,形成一个近似矩形的电场,耐压能力得以提升。而在导通状态下,载流子从源极通过沟道进入超级结的n-区,然后进入n+衬底到达漏极。从上面的分析可以看出,在不影响耐压能力的前提下,提高n-柱区的掺杂浓度即可显著降低漂移区电阻,进而显著降低导通电阻,使得其RDS(on),sp与阻断电压的1.4次方成正比。

图1-14 n沟道屏蔽栅MOSFET结构

图1-15 n沟道超级结MOSFET结构