7.4 Verilog的本质是并行语言