![龙芯嵌入式系统原理与应用开发](https://wfqqreader-1252317822.image.myqcloud.com/cover/249/47131249/b_47131249.jpg)
上QQ阅读APP看书,第一时间看更新
2.2 内部结构
LS1B 芯片内部顶层结构如图2.1所示,由AXI_MUX和XBAR交叉开关互连,其中CPU(GS232)、DC、AXI_MUX 作为主设备通过交叉开关连接到系统,DC、AXI_MUX和DDR2作为从设备通过交叉开关连接到系统。在AXI_MUX 内部实现了多个AHB(Advanced High-performance Bus,高级高性能总线)和APB(Advanced Peripheral Bus,高级外围总线)模块到顶层AXI交叉开关的连接,其中DMA、GMAC0、GMAC1、USB被AXI_MUX选择作为主设备访问交叉开关,AXI_MUX(包括CONFREG、SPI0、SPI1)、APB、GMAC0、GMAC1、USB 等作为从设备被来自AXI_MUX的主设备访问。在APB内部实现了系统对内部APB接口设备的访问,这些设备包括RTC、PWM、I2C、CAN、NAND、UART等。
![](https://epubservercos.yuewen.com/01CDDC/26478414501225206/epubprivate/OEBPS/Images/0102.jpg?sign=1734534757-TUCPOMTEyHPHVbPEgSf0r6j5c7zqI71p-0-d1b3216686567cdfe0b36170f2a777ae)
图2.1 LS1B 芯片内部顶层结构
下面介绍LS1B芯片各模块的地址空间分配。
一级 AXI 交叉开关上模块的地址空间分配如表2.1所示。
表2.1 一级 AXI交叉开关上模块的地址空间分配
![](https://epubservercos.yuewen.com/01CDDC/26478414501225206/epubprivate/OEBPS/Images/figer02.jpg?sign=1734534757-HOi5epvxoqONkOLuaCooI43wT2OiQ3VX-0-e484917b57239b0dbad86253e84a3f7e)
AXI_MUX 下各模块的地址空间分配如表2.2所示。
表2.2 AXI_MUX下各模块的地址空间分配
![](https://epubservercos.yuewen.com/01CDDC/26478414501225206/epubprivate/OEBPS/Images/figer03.jpg?sign=1734534757-R2IfO4H5ZRb0OvcxpjXsyLNSDGHiDgIx-0-c20bf878651a5bf7bfac6896d81af7ed)
APB各模块的地址空间分配如表2.3所示。
表2.3 APB各模块的地址空间分配
![](https://epubservercos.yuewen.com/01CDDC/26478414501225206/epubprivate/OEBPS/Images/figer04.jpg?sign=1734534757-uyO6VOCMUFwvHTFHTQGQyKwKno9VNdY9-0-a4bad2ec1c61e0dc6d556fbd214d0c90)
![](https://epubservercos.yuewen.com/01CDDC/26478414501225206/epubprivate/OEBPS/Images/figer04-1.jpg?sign=1734534757-wRx51pVkr9sLDMQBft26WnOVS8BwC7e1-0-97a9aa421465a29d515ef194f95b706e)