9.3.2 扩频调制模块的Verilog HDL设计