4.1.2 VHDL设计优化