实例4-2 32位浮点乘法器的Verilog仿真过程