更新时间：2021-03-04 18:19:41
封面
版权信息
内容简介
作者简介
自荐序
前言
第1章 Cadence Allegro 软件概述和安装
1.1 PCB 设计软件介绍
1.2 硬件系统配置要求
1.3 Cadence Allegro 16.6 软件安装
1.4 Cadence Allegro 16.6 软件配置
第2章 基于STM32 核心板的OrCAD 原理图设计
2.1 原理图设计流程
2.2 创建原理图工程
2.3 新建、删除及重命名原理图
2.4 原理图规范
2.5 快捷键介绍
2.6 加载元器件库
2.7 放置和删除元器件
2.8 元器件的连线
2.9 原理图的DRC 检查
2.10 常见问题及解决办法
第3章 Allegro SPB 环境设置
3.1 User Preference 常用操作设置
3.2 Design Parameter Editor 参数设置
3.3 格点的设置
3.4 常用图层及其颜色可见设置
第4章 快捷键的设置
4.1 使用alias 和funckey 命令设置快捷键
4.2 设置环境变量
4.3 查看当前快捷键设置
4.4 Script 的录制与快捷键的添加
4.5 skill 文件的使用
4.6 S troke 的录制与使用
第5章 Allegro PCB 元器件封装设计和封装库管理
5.1 焊盘的命名规则
5.2 焊盘的创建
5.3 封装创建实例
5.4 用软件向导创建封装
第6章 设计信息的导入
6.1 创建PCB 文件
6.2 手动设计板框和定位孔
6.3 导入结构图及板框设计
6.4 导入网表到PCB
6.5 导出网表时常见的错误和解决方法
6.6 导入网表时常见的错误和解决方法
第7章 布局设计
7.1 布局的设置
7.2 添加元器件禁布区域
7.3 交互式布局
7.4 布局常用命令
7.5 提取封装库
7.6 更新封装
7.7 布局的基本顺序和思路
7.8 布局的常规约束原则
7.9 元器件的排列原则
第8章 高速多层板的叠层阻抗设计
8.1 PCB 板材及参数特性
8.2 阻抗计算（以一个八层板为例）
8.3 高速多层板的叠层设计思路
8.4 叠层阻抗设计实例讲解
8.5 Altium Designer 20 的叠层管理器介绍
第9章 约束规则设置
9.1 约束管理器介绍
9.2 信号的分类
9.3 物理约束规则的设置
9.4 间距约束规则的设置
9.5 Same Net Spacing 约束
9.6 区域约束
9.7 Electrical 约束
9.8 差分信号的约束
9.9 约束规则的使能开关设置
第10章 布线设计
10.1 Allegro 布线的常用操作
10.2 布线常用技巧与经验分享
10.3 修线常用技巧与经验分享
10.4 Fnout 处理
10.5 等长绕线
10.6 差分相位等长绕线
10.7 布线的基本原则
10.8 布线的基本顺序
10.9 布线层的规划
10.10 布线的基本思路
第11章 电源层与地平面的处理及敷铜设计
11.1 电源层与地平面处理的基本原则
11.2 电源层与地平面的分割
11.3 铜皮的绘制和编辑
第12章 PCB 设计的后处理
12.1 丝印的处理
12.2 尺寸的标注
12.3 PCB 生产工艺技术文件说明
12.4 输出光绘文件前需要检查的项目与流程
第13章 光绘和相关文件的参数设置与输出
13.1 钻孔文件的设置及生成
13.2 Rou 文件的设置与生成
13.3 钻孔表的处理及生成
13.4 光绘文件的设置与输出
13.5 输出IPC 网表
13.6 输出贴片坐标文件
13.7 输出结构文件
