Cadence Concept-HDL & Allegro原理图与电路板设计(第2版)
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人

7.1 复制原有项目

1.工程复制功能

(1)在项目管理器窗口选择File→Copy Project。进行如图7-1-1所示的设置,单击Next按钮。

(2)弹出提示对话框,单击OK按钮继续。进行如图7-1-2所示的设置,单击Next按钮。

img

图7-1-1 设置程序信息

img

图7-1-2 设置设计信息

(3)信息提示如图7-1-3所示,单击Finish按钮。

(4)单击Tools→Setup和File→Save Hierarchy指令复制工程,单击OK按钮继续下一步操作。

(5)单击Done按钮关闭复制窗口。

(6)在项目管理器中选择File→Close。

2.打开工程副本

(1)单击Open Project,打开工程副本,即User1/ftb/pcbxxx_rev1/pcbxxx_rev1.cpm文件。

(2)在项目管理器中单击Setup按钮。

(3)在Project Setup窗口的Global选项卡,查看新工程的名字,定位和设计的重新命名被反映在工程副本里,如图7-1-4所示。

img

图7-1-3 信息提示

img

图7-1-4 Global选项卡

3.重新导入元件库

(1)单击Edit按钮更改cds.lib文件的定义。

(2)更改classlib库的定义,如图7-1-5所示。保存并退出文件。

img

图7-1-5 更改classlib库的定义

(3)单击Yes按钮继续操作,单击OK按钮退出Project Setup窗口。

(4)单击Design Entry。在原理图编辑器窗口,设计的名字显示为ROOT_REV1.SCH.1.1。

(5)选择File→Save Hierarchy,保存工程。

(6)选择Text→Update Sheet Variables,放大右下角,设计的名字显示在标题栏(root_rev1)。