1.2.2 浅槽隔离

LOCOS隔离技术得到了广泛应用，但是由于表面平整度较差，场氧化层较厚及沟道截止特性等问题，所以很难应用于0.25μm以下设计规则的集成电路制造，这时就要采用浅槽隔离等技术。

浅槽隔离（STI）采用的是浅槽和先进的平面化技术。当特征尺寸在0.25μm以下时，不可能期望 LOCOS及其改进方法达到所要求的表面的平面化、场氧化层厚度、边缘形貌及沟道截止特性。和局部氧化工艺不同，STI技术采用淀积SiO₂层。LOCOS采用热氧化，会消耗靠近硅表面的用于阻止沟道的硼杂质，这样必然使隔离特性变差。而淀积SiO₂层可以使场氧化硅下面保留更多的硼，并且能实现具有势垒增强的更尖的角。STI提供平的表面场氧化硅，它不存在场氧化硅变薄的缺点，而且易于按比例缩小。Twin-Well CMOS STI隔离剖面结构的形成如图1-2所示。其特点是凹槽侧壁，薄的凹槽再氧化，垂直的硼注入（场区注入），C M P平面化及光滑凹槽的拐角，采用简便的氧化硅侧墙。此外，这种沟槽结构也被用作DRAM的记忆电容的结构形式，它与堆叠式电容都是 DRAM典型的记忆电容。

图1-2 Twin-Well COMS STI隔离剖面结构的形成（参阅附录B-[2]）

图1-2 Twin-Well COMS STI隔离剖面结构的形成（参阅附录B-[2]）（续）