第2版前言
进入21世纪以来，CMOS（互补金属氧化物半导体）工艺仍是模拟、逻辑集成电路的主流工艺，并在后摩尔时代，向着纳米级继续发展。作为集成电路最为经典的设计形式，CMOS模拟集成电路在当今快速发展的技术革新中依然占据着不可动摇的地位。而其中的模拟集成电路版图设计与验证，又是电路设计到物理实现的关键环节。
与数字集成电路版图主要依据工具实现不同，模拟集成电路版图主要依靠设计者手动实现，设计者的技术水平和产业经验都是一款芯片成败的关键因素。因此本书依托版图设计工具Cadence IC 6.1.7和物理验证工具Siemens EDA Calibre Design Solutions（Calibre），从模拟集成电路版图的基本概念、方法入手，通过运算放大器、带隙基准源、低压差线性稳压器、模-数转换器等典型模拟集成电路版图的设计实例，向读者介绍模拟集成电路版图设计的理论基础和实用设计方法，以供从事CMOS模拟集成电路版图设计的读者参考讨论之用。
本书内容主要分为6个部分，共12章内容：
第1章首先介绍目前快速发展的先进集成电路器件的理论知识，包括纳米级FinFET（鳍式场效应晶体管）、FD-SOI（全耗尽-绝缘衬底上硅）和碳基晶体管的特点和物理特性。分析了先进工艺节点中的版图相关效应及解决方案。同时对模拟集成电路中的gm/ID设计方法进行详细分析。
第2章重点讨论CMOS模拟集成电路设计的基本流程、模拟集成电路版图定义，之后分小节讨论CMOS模拟集成电路版图的概念、设计、验证流程、布局和布线准则，以及通用的设计规则。
第3～6章分章节详细介绍了版图设计工具Cadence IC 6.1.7、物理验证工具Siemens EDA Calibre、DRC/LVS规则定义、修改法则，以及完整的CMOS模拟集成电路版图设计、验证流程。
第7～10章介绍运算放大器、带隙基准源、低压差线性稳压器、模-数转换器、标准输入输出单元库等基本模拟电路版图规划、布局，以及设计的基本方法。
第11章对Siemens EDA Calibre中LVS验证的常见问题进行了归纳和总结，希望帮助读者快速掌握版图验证的基本分析技巧。
第12章对集成电路设计所使用的工艺设计工具包进行了介绍和讨论，分析了所包含的规则文件和器件模型。
本书内容详尽丰富，具有较强的理论性和实践性。本书由厦门理工学院光电与通信工程学院陈铖颖老师主持编纂，北京邮电大学陈黎明老师、北京大学蒋见花老师和北京理工大学王兴华老师一同编写完成。其中蒋见花老师完成了第1章的编写，王兴华老师进行了第2章的撰写工作，陈铖颖老师完成了第3～11章的编写，第12章由陈黎明老师编写完成。同时感谢中国电子科技集团公司第四十七研究所高级工程师范军，北京中电华大电子设计有限责任公司工程师王鑫，厦门理工学院微电子学院陈智峰、廖文丽、陈继明、陈煌伟同学在查找资料、文档整理、文稿审校方面付出的辛勤劳动，正是有了大家的共同努力，才使本书得以顺利完成。
本书受到厦门市重大科技计划项目（3502 Z20221022）和厦门理工学院教材建设基金项目资助。
由于本书涉及器件、电路、版图设计等多个方面，受时间和编者水平限制，书中难免存在不足和局限，恳请读者批评指正。
编者
2023年7月